

논문 2007-44SD-11-6

## 버스트 모드 광송신기의 디지털 방식에 의한 온도보상에 관한 연구

( A Study on Temperature Compensation of Burst Mode Fiber Optic Transmitter using Digital Architecture )

채 상 훈\*, 김 동 규\*

( Sang-Hoon Chai and Dong-Gyu Kim )

### 요 약

레이저 다이오드를 사용하여 전기신호를 광신호로 변환해 주는 버스트 모드 광송신기용 온도보상 방식에 대하여 연구하였다. 기존 실시간 아날로그 방식의 온도보상 방법에 비해, 본 연구에서는 마이크로프로세서를 사용하여 디지털 방식으로 신호를 샘플링 처리함으로써 고속 버스트 모드 광신호를 효과적으로 처리할 수 있도록 하였다. 온도보상을 위한 디지털 자동전력조절 방식은 아날로그 방식에 비해 보다 정확하고 효율적이다. 따라서 이 방식은 앞으로 개발된 Gb/s 이상의 고속 버스트 광신호 처리에 유용하게 사용될 수 있을 것으로 본다.

### Abstract

In this paper, we have studied temperature compensation architecture for a burst mode optical transmitter to convert the electric burst mode date signal to a optical one through the laser diode. In order to get stable high speed data transmission, we used digital sampling technique with a microprocessor for the temperature compensation of the laser diode, not the previous real time analog technique. Though the digital automatic power control circuit should be complemented the previous analog one with accuracy and effectiveness. So the digital technique will be more effective in further future in development for the over Gb/s transmitting speed.

**Keywords :** 광송신기, 디지털 방식, 온도보상, 광통신 모듈, 마이크로프로세서

### I. 서 론

최근 네트워크 내의 폭발적인 트래픽 증가로 인하여 광다중 접속망에 대한 관심이 고조되고 있다. 광다중 접속망에서는 각 노드가 정해진 시간슬롯을 이용하여

다른 노드로 데이터나 패킷을 전송한다. 따라서 기존의 점대점 링크 방식이 연속신호(continuous wave) 모드 데이터를 송출하는데 비해 이 방식은 시간적으로 볼 때 데이터가 있는 구간과 없는 구간이 존재하는 버스트(burst) 모드 데이터를 사용한다. 이와 같은 버스트 모드 시스템에서는 각 가입자가 불규칙하게 시스템으로 데이터를 보내므로 데이터 없이 쉬는 구간이 존재한다. 따라서 연속신호 광송신 방식으로는 데이터를 효율적으로 처리할 수 없기 때문에 이에 적합한 버스트 모드 광송신기가 필요하다.<sup>[1~3]</sup>

본 논문은 레이저 다이오드(LD)를 통하여 버스트 모드 데이터 신호를 광신호로 변환해 주는 버스트 모드 광

\* 정회원, 호서대학교 전자공학과  
(Dept. of Electronics Engineering, Hoseo University)

※ 본 연구는 호서대학교 교내연구비 지원에 의해 수행되었음.

※ 본 연구는 IDEC의 CAD tool 지원에 의해 수행되었음.

접수일자: 2007년3월30일, 수정완료일: 2007년10월24일

송신기의 온도보상 방식에 대한 연구 내용이다. 실시간 연속적인 동작으로 인하여 동작속도의 제한을 받는 기존의 아날로그 방식에 비해, 본 연구에서는 신호가 있을 때만 샘플링 방식에 의해 온도보상회로를 동작시키는 마이크로프로세서를 이용한 디지털 방식을 채택함으로서 고속신호 입력조건에서도 주위 온도 상승 및 장기간 사용에도 안정적인 데이터 전송을 할 수 있도록 하였다.

## II. 버스트모드 광송신기의 구성

그림 1은 가입자 가정까지 광선로가 이어지는 방식(FTTH; fiber to the home) 기반의 수동 광통신망(PON; passive optical network) 시스템 구조이다. 광망 종단장치(ONU; optical network unit)는 광케이블로 수신한 광신호를 전기신호로 변환하고 전기신호를 광신호로 변환하는 장치로서, 광회선 터미널(OLT; optical line termination)과 수동 광분리기(optical splitter)를 통해 접속된다. 이때 광회선 터미널로부터 광망 종단장치로의 하향신호는 연속신호 모드로 전달되고, 광망 종단장치로부터 광회선 터미널로의 상향신호는 버스트 모드로 전달된다. 버스트 모드 광송신기는 광망 종단장치에서 버스트 모드 전기적 신호를 광신호로 변환하는 역할을 한다.

광통신에서 안정적인 데이터 전송을 위해서는 LD의 광출력을 일정하게 유지하는 것이 필수적이다. LD는 주위 온도 상승 및 장기간 사용에 따라 특성 저하가 발생된다. 특성 저하는 광출력 감소로 이어지므로 이를 방지하기 위하여 온도보상회로를 필요로 한다.<sup>[4~5]</sup> 그림 2는 아날로그방식의 온도보상회로를 포함한 기존 버스트 모드 광송신기의 구조이다. LD 모듈과 트랜스미터로 구성되며, LD 모듈은 광 발생을 위한 LD와 발생된 광의 출력을 측정하기 위한 모니터 포토 다이오드(PD)가 포함된다. 트랜스미터는 입력 데이터신호를 LD 구동 전류로 바




그림 1. FTTH 기반의 수동 광통신망 시스템 구조  
Fig. 1. Structure of the PON system for the FTTH.




그림 2. 기존 광송신기의 온도보상회로 구조

Fig. 2. Temperature compensation architecture of the conventional optical transmitter.

꾸는 LD 구동회로(LDD: LD Driver)와 주위 온도 변화에 관계없이 일정한 광출력을 유지하기 위한 아날로그방식의 온도보상용 피드백 회로 등으로 구성된다.

온도보상을 위한 아날로그방식의 피드백 회로는 모니터 PD, R-C로 구성된 대역필터, 전류-전압 변환 증폭기(TIA: trans-impedance amplifier), LDD 바이어스 전류제어회로로 구성된다. 모니터 PD는 대역필터와 함께 LD에서 나온 광 신호를 검출하는 기능을 한다. TIA는 모니터 PD에서 검출된 전류를 전압 신호로 바꾸어 주는 회로이며, 피드백 저항( $R_f$ )을 통해서 임피던스 조절이 이루어진다. LDD 바이어스 전류 제어회로의 동작은, 바텀 홀드(bottom hold) 회로에서 TIA 출력전압의 최소 레벨을 검출하고 자동 전압 제어(APC; auto power control) 회로에서 최소 레벨과 기준 레벨을 비교하여 차이 값을 전압으로 출력하는 형태로 이루어진다. 이 전압은 LDD 바이어스 전류원(current source)의 게이트 단자에 인가되며, 그 값은 전류원이 NMOS 트랜지스터로 이루어질 경우 1.0 ~ 2.0V 범위가 적당하다.<sup>[5]</sup> 다만 연속신호 모드에서 동작하는 온도보상 회로와 다른 점은 버스트 리셋 신호가 있는 구간에서는 온도보상 기능을 정지시키는 것이다. 그런데 이 회로들은 실시간으로 동작하는 아날로그 회로에 의해 구성되기 때문에 동작속도가 빠른 Gb/s급 버스트 모드 시스템에서는 피드백 회로의 동작속도 제한 및 버스트 모드의 특성상 신호가 없는 구간의 존재로 인하여 원활한 동작을 기대하기 어렵다. 따라서 Gb/s급 고속 버스트 신호 처리 시스템에서는 버스트 신호가 있는 구간에서만 온도보상회로를 동작하게 하는 새로운 제어방식이 필요하다.

### III. 디지털 온도보상 회로의 설계

그림 3은 본 연구를 통한 디지털 방식의 LD 온도보상 회로의 구성도로서, 온도보상을 위한 LDD 바이어스 전류 제어회로를 마이크로프로세서를 사용하여 구성하였다. 모니터 PD로부터 TIA까지의 동작은 기존 방식과 같다. TIA 출력 전압은 마이크로프로세서에 내장된 아날로그-디지털 변환(ADC)모듈을 통해 디지털 값으로 변환된 후 레지스터에 저장되며, 마이크로프로세서에서는 사용자가 작성한 프로그래밍에 의해 정해진 전달함수 (transfer function)로 레지스터의 값을 처리하여 디지털 값으로 출력하게 된다. 전달함수는 상황에 따라 사용자가 프로그램을 수정함으로 언제든 바꿀 수 있으므로 시스템의 융통성이 매우 높다. 출력된 디지털 값은 다시 디지털-아날로그 변환(DAC)모듈에 의해 전압 값으로 재정의되어 LDD 바이어스 전류 제어회로로 보내지게 된다. 만약 LD에 온도변화가 발생하면 광출력이 바뀌게 되고, 이에 따라 모니터 PD의 출력전류가 바뀌게 된다. 이 정보는 TIA를 거쳐 전압의 변화 형태로 마이크로프로세서에 입력된다. 마이크로프로세서는 정해진 전달함수에 의해 입력전압 변화를 보상해 주기 위한 값으로 출력 값을 조절하게 되며, 최종적으로는 LDD 바이어스 전류 제어회로의 전압이 바뀌면서 광출력을 항상 일정한 레벨을 유지하게 된다. 그런데 기존 방식에서와는 달리 이 방식에서는 시스템에서 공급되는 버스트 리셋 신호를 카운터하면서, 버스트 신호가 있는 구간에서 수 msec정도의 비교적 낮은 속도로 주기적으로 샘플링(sampling) 및 홀딩(holding)방식에 의해 온도보상 피드백 회로를 동작시킨다. 이렇게 함으로써 실시간 동작으로 인하여 나타나는




그림 3. 디지털 온도보상회로의 구성도

Fig. 3. Temperature compensation architecture of the digital optical transmitter.




그림 4. TIA의 회로도

Fig. 4. Schematic diagram of the TIA.

아날로그방식 회로의 동작속도 제한 문제를 해결한다.

본 연구에서는 디지털 방식의 온도보상 가능성을 실험하기 위하여 온도보상용 피드백 회로를 TIA, 마이크로프로세서, DAC로 구성된 테스트 보드로 제작하였다. TIA 회로는 연산증폭기(op-amp)를 2단으로 사용하여 구성하였으며, 온도변화에 따른 일반적인 PD 전류 범위, 100 ~ 700 $\mu$ A에 대하여 출력은 실제 회로에 쓰이는 1.0 ~ 2.0V 범위에서 나타나도록 입력 조건 및 트랜스 임피던스를 결정하였다. 그림 4는 설계된 TIA 회로로써 연산 증폭기 첫 번째 단은 홀러온 전류 신호를 비례한 전압을 출력시키는 반전 증폭기이며, 두 번째 단은 반전된 전압을 다시 반전시켜 입력 전류와 비례한 동상의 전압을 출력하게 된다. 실제 실험에서는 TIA 회로 앞단에 가변 저항을 전원과 연결하여 흐르는 전류를 100 ~ 700 $\mu$ A로 변화시킴으로서 온도 변화에 따른 모니터 PD의 전류 변화에 대한 상황과 같도록 설계하였다.

그림 5는 TIA에서 출력된 전압을 아날로그-디지털 변환한 다음 정해진 전달함수에 의해 처리한 후 다시 8-bit로 출력하는 AVR ATmega128 프로세서를 사용




그림 5. 마이크로프로세서 구성도

Fig. 5. Schematic diagram of the microprocessor.

표 1. ADC의 변환 표

Table 1. Conversion table of the ADC.

ADC 모듈 입력 값 아날로그 전압[V]	아날로그-디지털 변환 값 마이크로프로세서 레지스터 저장 값			
	0	0	0	0
0.125	0	0	0	0
0.25	0	0	0	1
0.375	0	0	1	0
0.5	0	0	1	1
0.625	0	1	0	0
0.75	0	1	0	1
0.975	0	1	1	0
1.0	0	1	1	1
1.125	1	0	0	0
1.25	1	0	0	1
1.375	1	0	1	0
1.5	1	0	1	1
1.625	1	1	0	0
1.75	1	1	0	1
1.975	1	1	1	0
2.0	1	1	1	1




그림 6. 디지털 방식의 온도보상 순서도

Fig. 6. Flow chart of digital temp. compensation.

한 바이어스 전류 제어회로의 구성도이다.

ADC 모듈에서 신호변환이 완료되면 변환 결과는 데이터 레지스터에 저장된다. 변환 결과는 4비트 양의 정수 표현법을 사용함으로써 0000 ~ 1111 범위의 값을 갖는다. 이는 필요에 따라 8비트 또는 그 이상으로도 늘릴 수 있다. 표 1은 ADC의 동작 상태를 보여주고 있다. 입력이 0V일 때 출력은 0000이 되고, 입력이 0.25V일 때 출력은 0001이 되며, 최대 2.0V가 입력될 때 출력은 2진수 1111이 된다는 것을 나타낸다.

표 2. A/D 변환 값에 대한 마이크로프로세서의 출력

Table 2. Microprocessor output vs the ADC output.

마이크로프로세서 레지스터 저장 값	아날로그-디지털 변환 값				마이크로프로세서 출력 값	
	상위비트	하위비트	상위비트	하위비트		
0	1	1	0	1	1101	1010
0	1	1	1	1	1101	0000
1	0	0	0	0	1100	0110
1	0	0	1	0	1011	1100
1	0	1	0	1	1011	0010
1	0	1	1	1	1010	1000
1	1	0	0	0	1001	1110
1	1	0	1	1	1001	0100
1	1	1	0	1	1000	1010
1	1	1	1	1	1000	0000




그림 7. DAC 회로도

Fig. 7. Schematic diagram of the DAC.

그림 6은 마이크로프로세서에 의하여 입력신호가 처리되는 과정을 나타낸 순서도이다.

리셋신호를 이용하여 외부 버스트 신호가 있는 구간에서만 동작하도록 프로그램을 작성하였다. 따라서 마이크로프로세서는 버스트 리셋신호가 해제되는 경우에만 외부입력을 받아들인다. 또한 데이터 입력은 항상 이루어지는 것이 아니라, 버스트 리셋신호를 카운터하면서 일정한 간격으로 샘플링하여 주기적으로 입력이 이루어지도록 프로그램을 구성함으로서 피드백 회로가 데이터 또는 데이터 패킷의 속도에 제한을 받지 않고 동작하도록 하였다. 표 2는 A/D 변환되어 마이크로프로세서 내부에 저장된 레지스터 값에 따른 마이크로프로세서 8비트 출력값이다.

8비트로 처리된 출력은 D/A 변환되어 LD를 구동하는 바이어스 전류 제어회로에 포함된 전류소스의 게이트로 보내진다. 이때 출력전압은 바이어스 전류 10 ~ 40 mA를 출력하기 위한 제어전압인 대략 1 ~ 2V의 조건을 충족시키게 된다.<sup>[5]</sup> 그리고 DAC 역시 외부로부터 입력되는 버스트 리셋 신호에 의해서 필요시에만 출력 값이 변하게 된다. 특히 가입자 가정까지 광선로가 이어지는 방

표 3. 마이크로프로세서의 출력 값에 대한 DAC 출력 값

Table 3. DAC output vs the microprocessor output.

마이크로프로세서 출력 값	DAC 출력 값	아날로그 전압[V]
상위비트	하위비트	아날로그 전압[V]
1101	1010	2.0
1101	0000	1.9
1100	0110	1.8
1011	1100	1.7
1011	0010	1.6
1010	1000	1.5
1001	1110	1.4
1001	0100	1.3
1000	1010	1.2
1000	0000	1.1

식과 같이 향후 많이 쓰일 것으로 예상되는 버스터 모드 광모듈의 경우 버스트 신호가 있는 구간에서만 온도보상 회로가 동작하게 된다. LDD 바이어스 전류 제어회로는 마이크로프로세서에 의해 처리된 데이터의 값에 따라 LD에 흐르는 전류를 가변시키는 방식으로 구성하였다. 그림 7은 마이크로프로세서에서 출력된 전압을 LD를 구동하기 위하여 전압으로 변환하는 DAC 회로이다.

표 3은 마이크로프로세서의 출력 값에 대한 DAC 출력 즉, LDD 바이어스 전류 제어회로의 입력 전압이다. 최종 아날로그 전압은 2.0 ~ 1.1V로 나타난다.

#### IV. 실험 결과 및 분석

그림 8은 온도보상회로의 동작을 테스트하기 위해 제작한 테스트 보드이다.

전류-전압 변환 증폭기, ATmega128 프로세서와, 디지털-아날로그 변환 회로를 장착한 테스트 보드를 제작




그림 8. 테스트 보드 사진

Fig. 8. Photograph of the test board.

하여 테스트 보드에서 전류-전압 변환 증폭기 앞단에 20K 가변 저항을 Vcc와 연결하여 온도 변화에 따른 모니터 PD의 전류 변화에 대한 상황과 같도록 하여 측정하였다. 전류-전압 변환 증폭기에 입력된 전류에 비례하여 원하는 전압(1.0 ~ 2.0V)이 출력되는지 측정하였고, 전류-전압 변환 증폭기의 출력 전압이 ATmega128 프로세서에서 아날로그-디지털 변환이 되어 8비트로 출력되는 출력 값이 프로그래밍하여 정해놓은 조건에 맞는 것인지 확인하였다. 마지막으로 8비트로 출력된 전압이 디지털-아날로그 변환이 되어 LDD 바이어스 전류 제어에 필요한 전압으로 변환되는지를 측정하였다.

그림 9는 본 실험을 위하여 사용한 버스트 리셋 신호의 타이밍도이다. 리셋 신호의 폭은  $0.495\mu s$ 로 설정하고, 리셋 신호 이후  $5.5\mu s$ 는 데이터 구간이라고 가정하였다. 그림 10은 디지털 온도보상회로의 측정의 편리성을 위하여 구현한 버스트 리셋 신호 및 ATmega128에 있는 ADC 모듈의 입력파형이다. TIA의 출력단에서 1.0 ~ 2.0V가 ADC 모듈의 입력전압으로 들어간다. 본 연구에서는 버스트 리셋 신호를 카운터하여 리셋 신호 이후  $5.5\mu s$ 의 데이터신호의 중간인  $3\mu s$ 에서 온도보상회로가 샘플링을 수행하도록 설계하였다.




그림 9. 버스트 리셋 신호의 타이밍도

Fig. 9. Timing diagram of the burst reset signal.




그림 10. 버스트 리셋 신호와 ADC 모듈 입력

Fig. 10. Burst reset signal and ADC input signal.




그림 11. ADC 모듈 입력과 DAC 출력 신호  
Fig. 11. ADC input and DAC output signal.

그림 11은 마이크로프로세서 입력에 따른 출력파형 즉, LDD 바이어스 제어부의 입력파형이다. 버스트 리셋 신호를 샘플링하여 레이저 구동회로 바이어스 입력 값을 일정시간마다 정해진 값으로 보상해주는 것을 볼 수 있다. 전류-전압 변환 증폭기의 출력 전압이 1.0 ~ 2.0V일 때 LDD 바이어스 전류원의 게이트 입력에 해당하는 DAC의 출력이 2.0 ~ 1.0V 사이에 있음을 볼 수 있다.

## V. 결 론

광통신 시스템의 가입자용 광모듈에 내장되는 버스 모드 광송신기용 온도보상회로를 기존의 아날로그 피드백 회로를 대신에 마이크로프로세서를 이용한 디지털 방식으로 테스트 보드를 제작하여 성능을 측정한 다음 가능성을 보았다. 제작된 테스트 보드에서는 아날로그-디지털 변환 및 이득제어를 수행하기 위하여 마이크로프로세서를 사용하였으며, 전류-전압 변환 회로와 디지털-아날로그 변환 회로도 부가로 사용하였다. 측정결과 테스트 보드로부터 LDD 바이어스 제어부로 입력하기 위한 2.0~1.0V의 전압을 얻을 수 있었으며, 버스트 모드 신호를 샘플링에 의해 잘 처리할 수 있다는 것을 확인 할 수 있었다.

본 논문에서 구현한 버스트 모드 광송신기 온도보상 방식은 향후 광다중 접속망에서의 칩 개발에 있어서 기술적인 토대가 될 수 있을 것이며, 분해능을 늘여서 아날로그 온도보상회로의 정밀성에 필적하는 수준으로 회로를 보완한다면 전송 속도의 발전과 더불어 아날로

그 회로의 동작속도 문제를 해결할 수 있는 좋은 방법이 될 것으로 기대된다.

## 참 고 문 헌

- [1] F.S. Chen, "Simultaneous feedback control of bias and modulation currents for injection lasers," *Electron Letts.*, 16, No. 1, pp. 7-8, Jan. 3, 1980.
- [2] R.G. Swartz, B.A. Wooley, A.M. Voshchenkov, V.D. Archer, and G.M. Chin, "An integrated circuit for multiplexing and driving injection lasers," *IEEE J. Solid-State Circuits*, Vol. SC-17, No. 4, pp. 753-760, Aug. 1982.
- [3] N. Ishihara, M. Nakamura, Y. Akazawa, N. Uchida, and Y. Akahori, "3.3V, 50Mb/s CMOS transceiver for optical burst-mode communication", *ISSCC Dig. Tech Papers*, pp. 244-255, 1997.
- [4] Su-Jeong Lee and Man-Seop Lee. "Automation power control for 2.5Gb/s burst mode optical transmitter", *APCC 2000*, Nov. 2, 2000.
- [5] Yong-Hun Oh, Sang-Gug Lee, Quan Le, Ho-Yong Kang, and Tae-Whan Yoo, "A CMOS burst mode optical transmitter for 1.25Gb/s ethernet PON application", *IEEE trans. on circuits and systems II: Express Briefs*, Vol. 52, No. 11, pp.780-783, Sep. 2005

---

저자소개

---

채상훈(정회원)

대한전자공학회 논문지

제 41권 SD편 제 2호 참조

현재 호서대학교 전자공학과 부교수

<주관심 분야 : 광통신 및 RF용 아날로그/혼합형  
ASIC 설계>



김동규(정회원)

2003년 2월 호서대학교  
전자공학과 학사 졸업

2005년 2월 호서대학교

전자공학과 석사 졸업  
2007년~현재 프롬씨어티(주)  
연구소 근무

<주관심 분야 : FPGA 설계, ASIC 설계>