



# 2006년도 SoC 시제품 개발 지원 안내

## ❖ 지원개요

정보통신기기 및 부품에 필요한 IT SoC 개발을 위하여 파운드리회사(반도체 제조회사)와 긴밀한 협력체계를 구축하여 적기에 저렴한 비용으로 SoC 개발을 할 수 있도록 SoC 제작 서비스 및 개발비용을 지원함

## ❖ 지원내용

### ■ 지원범위

- IT SoC 시제품 개발 소요비용의 50% 이내에서 정부지원금 지원
- 지원 비용 : IP, 후반부설계(Back-end Design), 제작(마스크, Fab 공정), 패키지 비용
- 협력 파운드리 : 동부일렉트로닉스, 매그나칩반도체, 삼성전자, 한국전자통신연구원

### ■ 지원대상 : IT SoC 개발관련 중소벤처 시스템 및 설계전문 기업

### ■ 개발방법 : 개별제작(Single Run) 및 서틀제작(Multi Project Wafer)

### ■ 신청방법 : IT SoC 개발지원 신청서, IT SoC 개발 규격서 (상세 내용은 홈페이지 참조)

### ■ 지원방법 : 수시 신청접수 및 분기별(3월, 6월, 9월) 심사, 선정

### ■ 추진일정 계획

구분	신청접수	심의선정	계약체결	비고
1차	수시 (1.1 ~ 3.15)	3월 31일	선정 통보 후 3개월 이내	2차 지원으로 조기 마감될 수 있음
2차	수시 (3.16 ~ 5.31)	6월 15일		
3차	수시 (6.1 ~ 8.31)	9월 15일		

- 서틀제작은 파운드리가 자체 운영하는 일정에 따라 지원

### ■ 파운드리, 지원 공정, 협력기관(지정 디자인하우스)

파운드리	지원 공정					협력 기관 (지정 디자인하우스)
	0.5 $\mu$ m	0.35 $\mu$ m	0.25 $\mu$ m	0.18 $\mu$ m	0.13 $\mu$ m	
동부일렉트로닉스	-	-	지원	지원	지원	슬림텍, 다반테크
매그나칩반도체	지원	지원	지원	지원	-	매커스, 이엠디티, 이디텍, 파인스, 아이앤씨테크놀로지, 아이칩스
삼성전자	-	지원	지원	지원	지원	다윈텍, 알파칩스, 씨앤에스테크놀로지
한국전자통신연구원	GaAs MESHFET, PHEMT					

- 개별제작은 파운드리가 지원하는 모든 공정기술 지원 가능함

(※ 파운드리별 지원공정은 업무약정서에 따라 변동될 수 있음)

- 해외 파운드리는 국내 파운드리 이용이 불가할 경우 개별제작 우선 지원

○ 문의처 : SoC산업기술팀(☎02-2141-5697, E-mail : isjang@software.or.kr)

○ 홈페이지 : <http://www.asic.net>



# 2006년도 SoC 신뢰성시험 지원 안내

## » 지원 개요

IT SoC의 종합적이고 체계적인 시험평가 서비스 제공을 위해 SoC 신뢰성시험을 시험 전문업체와 협력하여 지원하며, 고가의 시험비용 부담을 경감키 위해 시험비의 50%까지 지원함.

## » 지원 대상

IT SoC 개발 중소기업

## » 지원 내용

- 신뢰성 시험전문업체와 협력하여 HTOL(High Temperature Operating Life test)등의 수명시험, 온·습도 환경시험, ESD시험, Latch-up시험 등 13개 시험 전체와 시험보드 제작을 지원함.
- 신뢰성시험의 총 소요비용을 50%범위 내에서 최고 일천만원까지 지원함.

## » 지원 일정

구분	신청접수	선정통보(예정)	지원기간
1차	수시(1. 1 ~ 3. 31)	4. 15	'06.4.15 ~ '06.12.14
2차	수시(4. 1 ~ 7. 31)	8. 15	

## » 신청 방법

**제출 서류** : SoC신뢰성시험신청서 1부 (상세 내용은 홈페이지 참고)

**접수 방법** : 이메일(권장) 및 우편 접수

## » 접수처

**이메일 접수처** : scpark1@software.or.kr

**우편 접수처** : (138-711) 서울시 송파구 가락본동 79-2 KIPA빌딩 11층

**홈페이지** : [www.asic.net](http://www.asic.net) > SoC시험지원

**담당자/연락처** : 박성천 책임/02-2141-5653

## ※ SoC 시험비용 인하 및 이용 안내

- 2006년 3월부터 SoC시제품 시험 프로그램 개발 및 전기적 특성시험 지원의 비용을 대폭 인하여 지원하고 있습니다.
- 신청서 접수기간 / 접수처 : 수시 / [www.asic.net](http://www.asic.net) > SoC시험지원 > 사용신청

# 2006년 상반기 IT SoC 산업체 실무교육 일정

## ❖ 테스트 개발 엔지니어 교육

한국소프트웨어진흥원 IT-SoC사업단에서는 SoC 산업현장에서 필요로 하는 SoC 테스트 전문인력 양성을 위한 『테스트 개발 엔지니어 교육과정』을 신설하여 운영하고 있으며, SoC 설계기업(Fabless) 및 테스트 기업 종사자뿐만 아니라 테스트 업무에 관심이 있으신 분은 누구나 교육에 참가 가능합니다.

**교육일정** : 2006. 3. 13. ~ 2006. 6. 9. (12주)

**교육대상** : SoC설계기업 및 테스트 기업 위탁교육자 또는 관련학과 대학 졸업 수준 일반전형 지원자

**교육신청** : 각 과정별 20명 내외

**문의** : 노예철 수석(Tel. 02-2141-5673, E-mail. ycrho@software.or.kr)

**교육과정 구성** :

일정	교육과정	수강료
2006.3.13.~ 24.(2주)	o 테스트 개발 엔지니어 1과정 - IT-SoC 개요 및 설계/ 스캔& Boundary 테스트 - 메모리비스트 설계/ 아날로그 회로설계 및 실습	200,000원
2006.3.27.~ 4.21.(4주)	o 테스트 개발 엔지니어 2과정 - 테스트 프로그램 작성 및 디버깅, 테스트 벡터 작성 - 평선 테스트 방법 및 프로그램 실습 - ATE/핸들러/ 프로버 실습장비 이해/실습장비 운용 - Process flow 소개/ IT-SoC Wafer test 환경 - IT SoC Wafer test 환경, 웨이퍼 테스트 불량분석 방법 - SoC/ MCU/ LDI 설명 및 테스트 방법 - 테스트 기업 현장 방문 : EDS, F/T, R/T 라인	400,000원
2006.4.24. ~ 28.(1주)	o 테스트 개발 엔지니어 3과정 - Agilent 93000 Test 교육교재를 활용한 LAB(디지털 소자)	100,000원
2006.5.1. ~ 26.(4주)	o 테스트 개발 엔지니어 4과정 - DC/AC 테스트 방법 및 프로그램 실습 - 패키지공정 기본/ 패키지 IC 불량분석 방법 및 실습 - 아날로그 소자/ CIS/ RF/ Mixed 메모리 설명 및 테스트 방법 - 신뢰성검사 기본/ 신뢰성검사 환경, 불량분석 TOOL 이해 및 방법 - F/T(Final Test) 환경 및 이해/ 패키지 테스트 시간 단축 방법 - 테스트 데이터 분석 및 실습, Repair 기술	400,000원
2006.5.29. ~ 6.2.(1주)	o 테스트 개발 엔지니어 5과정 - Agilent Test 교육교재를 활용한 LAB(Mixed 소자)	100,000원
2006.3.13.~ 6.9.(12주)	o 테스트 개발 엔지니어 교육 종합과정	1,200,000원

## ❖ 설계툴 교육(2006. 04. ~ 07.)

※ 교육일정은 강사 사정에 의해 변경될수 있습니다.

번호	강좌명	일정	강사	수강료	소속
1	Calibre xRC Parasitic Extraction	4.19.~20.(2일)	김봉준 대리	무료	Mentor Korea
2	ADS Fundamental	4.20.~21.(2일)	김경원 과장	무료	Agilent Tech.
3	Specman Elite Basic	4.24.~26.(3일)	김시현 차장	무료	Cadence Korea
4	ATPG with TetraMAX	5.9.~11.(3일)	구교락 과장	60,000	Synopsys Korea
5	Processor & DSP Design with CoWare LISATEK	5.11.~2.(2일)	박순배 차장	40,000	CoWare
6	Chip Synthesis	5.16.~18.(3일)	Y S Lee	60,000	Synopsys Korea
7	ICStation – Accelerating Your Productivity	5.17.~19.(3일)	성영섭 차장	60,000	Mentor Korea
8	Virtuoso Layout Editor	5.18.~19.(2일)	정웅식 차장	40,000	Cadence Korea
9	Calibre RET OPC	5.23.~26.(4일)	양동욱 차장	80,000	Mentor Korea
10	Algorithm to RTL implementation with CoWare SPW/HDS	5.23.~25.(3일)	박순배 차장	60,000	CoWare
11	NC-Verilog Simulator	5.26.~28.(3일)	강웅구 차장	60,000	Cadence Korea
12	Astro 1	6.13.~15.(3일)	박정배 차장	60,000	Synopsys Korea
13	Calibre DRC/LVS – Rule Writing	6.13.~16.(4일)	김봉준 대리	80,000	Mentor Korea
14	PrimeTime 1	6.27.~29.(3일)	권영기 차장	60,000	Synopsys Korea
15	Signal Integrity	6.27.~30.(4일)	김경원 과장	80,000	Agilent Tech.



교육일정 확인 및 신청 : 한국소프트웨어진흥원 IT-SoC사업단 홈페이지 (<http://www.asic.net>)의 IT-SoC아카데미 교육센터 참조

## ❖ IT-SoC전공인증과정 참여대학 동정

『제2차 SoC 설계경진대회』개최

서울대학교 SoC 설계기술사업단(<http://soc.snu.ac.kr>)에서는 국내 대학의 SoC 관련 학과에 재학 중인 대학원생 또는 학생들에게 플랫폼에 기반한 SoC 설계 방법의 확산과 설계 창작 능력을 배가하고 플랫폼에 기반한 SoC 설계에 대한 동기를 부여하기 위하여 『제2차 SoC 설계경진대회』개최할 예정 이오니 관심있는 분들의 많은 참여를 부탁드립니다.

〈개최일정〉

- 2006년 5월 1일 ~ 5월 20일 : 설계 제안서 제출
- 2006년 6월 26일 ~ 7월 7일 : SoC 기술 교육
- 2006년 10월 31일 : 참가팀 결과보고서 제출
- 2006년 11월 21일 : 발표 심사
- 2006년 12월 1일 : 시상식
- 문의 : 조진현 연구원 (Tel: 880-1309 / E-mail: holybit@soc.snu.ac.kr)