Abstract
This paper evaluates the computational efficiency of sample-rate converters with rational factors in multi-stage structure in terms of memory requirement and multiplications per second. We describe resolution preserving and mutual prime conditions, and then present a method for designing the converter from which optimal rational-valued conversion factors for each stage can be yielded directly. As an example, we show an implementation of the 44.1-to-48KHz sample-rate converter in 2-stage structure.
본 논문에서는 다단계 구조의 유리수배 표본화율 변환기의 계산 효율성을 메모리 사용량과 초당 곱셈 수 측면에서 정량적으로 평가한다. 그리고 다단계 구조에서 해상도 보존 조건과 서로소 조건을 설명하고, 각 단계의 최적 변환 비율을 유리수배로 직접 얻을 수 있는 설계 과정을 제시한다. 실제 예로, 44.1KHz 에서 48KHz 로의 표본화율 변환기를 2단계 구조로 구현한 예를 보인다.