단축 및 펑처링 기반의 가변형 RS 복호기 설계

Design of a Variable Shortened and Punctured RS Decoder

  • 송문규 (원광대학교 전기전자 및 정보공학부 무선통신연구실) ;
  • 공민한 (원광대학교 전기전자 및 정보공학부 무선통신연구실) ;
  • 임명섭 (전북대학교 전자정보공학부 초고속데이터이동통신연구실)
  • 발행 : 2006.08.01

초록

본 논문에서는 소실 복호 기능을 갖는 가변형 Reed-Solomon(RS) 복호기가 수정 유클리드 알고리즘(modified Euclid's algorithm; MEA)을 기반으로 설계되었다. 복호기의 가변성은 원시 RS(255, 239, 8) 부호와는 다른 RS(124, 108, 8) 부호를 기반으로 단축과 펑처링을 통해 구현된다. 이렇게 하므로써 복호 시간을 단축시켰다. 복호기는 4단계 파이프라인 구조를 갖으며, 파이프라인의 각 단계는 서로 다른 클럭으로 동작할 수 있도록 설계하였다. 따라서 MEA 블록에 고속 클럭을 사용하므로써 복호기의 복잡도 및 복호 지연을 단축할 수 있으며, 버스트 및 연속 모드의 복호를 모두 지원한다. 설계된 복호기는 VHDL로 구현하고 FPGA에 합성하였으며, 3,717개의 로직 셀과 2,048 비트의 메모리가 사용되었다. 설계된 복호기는 최고 33MByte/sec의 데이터를 복호 할 수 있다.

In this paper, a variable Reed-Solomon(RS) decoder with erasure decoding functionality is designed based on the modified Euclid's algorithm(MEA). The variability of the decoder is implemented through shortening and puncturing based on the RS(124, 108, 8) code, other than the primitive RS(255, 239, 8) code. This leads to shortening the decoding latency. The decoder performs 4-step pipelined operation, where each step is designed to be clocked by an independent clock. Thus by using a faster clock for the MEA block, the complexity and the decoding latency can be reduced. It can support both continuous- and burst-mode decoding. It has been designed in VHDL and synthesized in an FPGA chip, consuming 3,717 logic cells and 2,048-bit memories. The maximum decoding throughput is 33 MByte/sec.

키워드

참고문헌

  1. M.B. Pursley, and C.S. Wilkins 'Adaptive-Rate Coding for Frequency-Hop Communications over Rayleigh Fading Channel,' IEEE Journ. Sel. Areas Commun., Vol. 17, pp. 1224-1232, July, 1999 https://doi.org/10.1109/49.778181
  2. M.A. Hasan, and V.K. Bhargava, 'Architecture for a low complexity rate-adaptive Reed-Solomon encoder,' IEEE Trans. on Computers, Vol. 44, No.7, pp. 938-942, July 1995 https://doi.org/10.1109/12.392853
  3. S.B. Wicker, 'Type-II Hybrid-ARQ Protocols Using Punctured Reed-Solomon Codes,' in Proc. MILCOM'91, Vol. 3, pp. 1229-1234, Nov. 1991
  4. C.H. Cho, J.J. Won, and H.W. Lee, 'Performance of Hybrid II ARQ Schemes Using Punctured RS Code for Wireless ATM,' in Proc. lEE Commun., vol. 148, no. 4, Aug. 2001
  5. Michael L.B. Riediger, and Paul K.M. Ho, 'Application of Reed-Solomon Codes with Erasure Decoding to Type-II Hybrid ARQ Transmission,' in Proc. GLOCOM'03, vol. 1, pp. 55-59, Dec. 2003
  6. Youshi Xu, and Tingting Zhang, 'Variable Shortened-and-Punctured Reed-Solomon Codes for Packet Loss Protection,' IEEE Trans. on Broadcasting, Vol. 48, No.3, pp. 237-245, Sep. 2002 https://doi.org/10.1109/TBC.2002.803706
  7. IEEE 802.16-2004, IEEE Standard for Local and Metropolitan Area Networks - Part 16: Air Interface for Fixed Broadband Wireless Access Systems, Oct. 1, 2004
  8. M.K. Song, E.B. Kim, H.S. Won, and M.H. Kong, 'Architecture for Decoding Adaptive Reed-Solomon Codes with Variable Block Length,' IEEE Trans. on Consumer Electronics, vol. 48, No.3, pp. 631-637, Aug. 2002 https://doi.org/10.1109/TCE.2002.1037052
  9. 이상설, 송문규, '수정된 유클리드 알고리듬을 적용한 리드솔로몬 부호기 및 복호기의 설계 및 합성', 한국통신학회논문지, 제23권, 제6호, pp. 1575-1582, 1998. 6
  10. M.K. Song, and M.H. Kong, 'An Adaptive Reed-Solomon Decoder Using Separate Clocks in the Pipelined Steps,' IEICE Trans. on Commun., Vol. E88-B, No.2, pp. 615-621, Feb. 2005 https://doi.org/10.1093/ietcom/E88-B.2.615
  11. H.M. Shao, and I.S. Reed, 'On the VLSI Design of a Pipeline Reed-Solomon Decoder Using Systolic Arrays,' IEEE Trans. on Computers, Vol. 37, No. 10, Oct. 1988
  12. J.G. Proakis, Digital Communications, McGraw Hill, 2001
  13. S.B. Wicker, Error Control Systems for Digital Communication and Storage, Prentice-Hall, 1995