Journal of the Korea Institute of Information and Communication Engineering (한국정보통신학회논문지)

The Korea Institute of Information and Commucation Engineering (한국정보통신학회)
권호 표지

Design and Verification of MAC Core for 10Gbps Ethernet Application

10Gbps 이더넷 응용을 위한 MAC 코어의 설계 및 검증

  • Published : 2006.05.01
Download PDF
⟨ Previous Next ⟩

Abstract

Ethernet has been given a greater attention recently due to tendency of unifying most of transmission technique(not only LAN, but MAN and WAN) to ethernet. Performance evaluation was performed using C language for 10Gbps ethernet Data Link to design the optimum hardware, then internal FIFO size was evaluated. In this paper, MAC core for 10Gbps ethernet which contains high layer interface, transmit engine, flow control block, receive engine, reconciliation sublayer, configuration block, statistics block, and XGMII interface block was designed using VHDL language and Xilinx 6.2i tool and verified using Model_SIM 5.7G simulator. According to the specification of 10Gbps ethernet, MAC core with 64-bit data path should support 156.25MHz in order to support 10Gbps. The designed MAC core that process 64-bit data, operates at 168.549MHz and hence supports the maximum 10.78Gbps data processing. The designed MAC core is applicable to an area that needs a high-speed data processing of 10Gbps or more.

최근 대부분의 전송기술(LAN 뿐만 아니라 MAN과 WAN까지)이 이더넷으로 통일되는 경향에 힘입어, 예전에 비하여 이더넷은 대단한 주목을 받게 되었다. 하드웨어 설계를 위해 10Gbps 이더넷 Data Link 계층의 MAC 코어를 C언어를 이용하여 성능평가를 실시하여 내부 FIFO의 크기를 도출하였다. 본 논문에서는 VHDL 언어와 Xilinx ISE 6.2i 툴을 이용하여 상위 계층 인터페이스, 전송엔진, 플로우 컨트롤 블록, 수신엔진, 정합 부계층(Reconciliation Sublayer), 초기설정 블록, 상태전송 블록, XGMII 인터페이스 블록으로 구성되는 10Gbps 이더넷용 MAC(Media Access Control)코어를 설계하여 Model_SIM 5.7G 시뮬레이터를 이용하여 검증하였다. 10Gbps 이더넷의 권고안에서는 10Gbps를 지원하기 위해 64비트 데이터 패스를 갖는 MAC 코어는 156.25MHz를 지원해야 하는데, 설계된 MAC 코어는 64비트의 데이터를 처리하고 168.549MHz를 지원하여 최대 10.78Gbps의 데이터 처리를 지원한다. 이는 100bps 이상의 고속의 데이터 처리가 요구되는 응용분야에 적합하다.

Keywords

References

  1. 이찬구, 김대영,'10기가비트 이더넷 기술동향,' 한국 통신학회논문지 16권 112호pp.59-69, 1999년 12월
  2. 김대영, 성기순, '초고속 이더넷,' Telecommunications Review 제10권 1호, pp93-105, Jan. 2000
  3. David G. Cunningham, Ph.D. & William G. Lane, Ph.D. GIGABIT ETHERNET NETWORKING, Macmillan Technical publishing, 1999
  4. 10GEA,'10Gigabit Ethernet White Paper,' May. 2002
  5. IEEE Draft P802.3ae/D5.0, 'Media Access Controp (MAC) Parameters, Physical Layer, and Management Parameters for 10Gb/s Operation,' May. 2002
  6. IEEE Std 802.3ae/D5.0, 'Supplement to Carrier Sense Multiple Access with Collision Detection (CSMA/CD) Access Method & Physical Layer Specifications,' 2002
  7. 김준영, 손승일, '고속 이더넷MAC설계를 위한 성능 파라미터에 대한 연구,' 한국해양정보통신학회 2004 춘계 학술대회, Vol.8 No.1, pp674-677, May 2004
  8. 이동훈, 손승일, 'MAC용TXFIFO 인터페이스 블록의 설계,' 한국인터넷정보학회 2004 춘계 학술대회, Vol.5 No.1, pp253-256, May 2004
  9. 이동훈, 손승일, 'MAC에 적용가능한 Receive FIFO블록의 설계,' 한국해양정보통신학회 2004 춘계 학술대회, Vol.8 No.1, pp647-650, May 2004
  10. 박노식, 손승일, '10GbE용MAC Core의 전송부 설계,' 한국해양정보통신학회 2004 추계 학술대회, Vol.8 Num.2, pp457-460, Oct. 2004
  11. 박노식, 손승일, '10GbE용 MAC Core의 수신부 설계,' 한국해양정보통신학회 2004 추계 학술대회, Vol.8 No.2, pp1061-1064, Oct. 2004
  12. T. Yazaki, T. Kanetaki, 'High-Speed IPv6 Router/Switch Architecute,' Proceedings of SAINTW'04, 2004
  13. Xilinx, 'ID-Gigabit Ethernet MAC with XGMlI or XAUI V4.0,' Dec. 2003
  14. 10 Gigabit Ethernet Alliance (10GEA). http://www.10gea.org/
  15. Mark Norris, Gigabit Ethernet Technology and Applications, Artech House, 2003
  16. Xilinx, 'XGMII Using the DDR Registers, DCM, and SecectI/O-Ultra Features,' July, 2002
  17. Xilinx, 'XAUI Core v4.0', Dec. 2003
  18. Xilinx, 'Ten Gigabit Ethernet MAC FIFO,' May. 2003
  19. Shu Lin, Daniel J./ Costello, Jr., Error Control Coding: Fundamentals and Applications, Prentice Hall, 1983
  20. http://www.repairfaq.org/filipg/LINK/F_crc_v32.html