Journal of the Institute of Electronics Engineers of Korea SD (대한전자공학회논문지SD)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

CMOS Transimpedance Amplifiers for Gigabit Ethernet Applications

기가비트 이더넷용 CMOS 전치증폭기 설계

  • Park Sung-Min (Department of Information Electronics Engineering, Ewha Womans university)
  • 박성민 (이화여자대학교 정보통신학과)
  • Published : 2006.04.01
Download PDF
⟨ Previous Next ⟩

Abstract

Gigabit transimpedance amplifiers are realihzed in submicron CMOS technologies for Gigabit Ethernet applications. The regulated cascode technique is exploited to enhance the bandwidth and noise performance simultaneously so that it can isolate the large input parasitic capacitance including photodiode capacitance from the determination of the bandwidth. The 1.25Gb/s TIA implemented in a 0.6um CMOS technology shows the measured results of 58dBohm transimpedance gain, 950MHz bandwidth for a 0.5pF photodiode capacitance, 6.3pA/sqrt(Hz) average noise current spectral density, and 85mW power dissipation from a single 5V supply. In addition, a 10Gb/s TIA is realized in a 0.18um CMOS incorporating the RGC input and the inductive peaking techniques. It provides 59.4dBohm transimpedance gain, 8GHz bandwidth for a 0.25pF photodiode capacitance, 20pA/sqrt(Hz) noise current spectral density, and 14mW power consumption for a single 1.8V supply.

본 논문에서는 CMOS 공정을 사용하여 기가비트 이더넷 응용을 위한 전치증폭기 회로를 구현하였다 대역폭 확장 및 노이즈 성능개선을 위해, regulated cascade 설계기법을 사용하였고 이로써, 광다이오드 및 TIA 입력단의 큰 기생 캐패시턴스를 대역폭 결정으로부터 효과적으로 차단하였다. 0.6um CMOS공정을 사용하여 구현한 1.25Gb/s 전치증폭기의 칩 측정 결과 58dBohm의 트랜스 임피던스 이득, 0.5pF 기생 광다이오드 캐패시턴스에 대해 950MHz의 대역폭과 6.3pA/sqrt(Hz)의 평균 노이즈 전류 스펙트럼 밀도, 5V 단일 전원전압으로부터 85mW의 전력소모를 보였다. 또한, 0.18um CMOS 공정을 사용하여 설계한 10Gb/s 전치증폭기는 RGC 기법과 인덕티브 피킹기술을 동시에 사용함으로써, 59.4dBohm의 트랜스 임피던스 이득, 0.25pF 기생 캐패시턴스에 대해 8GHz의 대역폭, 20pA/sqrt(Hz)의 노이즈 전류 스펙트럼 밀도, 1.8V 단일전압에 대해 14mW의 전력소모를 보였다.

Keywords

References

  1. C. -W. Kuo et al., '2 Gbit/s transirnpedance amplifier fabricated by 0.35um CMOS technologies', Electronics Letters, vol. 37, no. 19, pp.1158-1100, 2001 https://doi.org/10.1049/el:20010797
  2. S. S. Mohan et al., 'Bandwidth extension in CMOS with optimized on-chip inductors', IEEE J. Solid-State Circuits, vol. 35, pp. 346-355, Mar. 2000 https://doi.org/10.1109/4.826816
  3. C. Toumazou and S. M. Park, 'Wideband low noise CMOS transimpedance amplifier for gigahertz operation', Electronics Letters, vol. 32, no. 13, pp.1194-1196, 1996 https://doi.org/10.1049/el:19960814
  4. T. Yoon and B. Jalali, '1 Gbit/s fiber channel CMOS transimpedance amplifier', Electronics Letters, vol. 33, no. 7, pp.588-589, 1997 https://doi.org/10.1049/el:19970368
  5. S. M. Park and H. J. Yoo, '1.25-Gb/s Regulated Cascade CMOS Transirnpedance Amplifier For Gigabit Ethernet Application', IEEE J. of Solid-State Circuits, vol. 39, no. 1, pp. 112-121, Jan. 2004 https://doi.org/10.1109/JSSC.2003.820884
  6. 허태관, 조상복, 박상민, '광통신용 다채널 CMOS 전치증폭기 어레이', 전자공학회논문지, 제42권 SD편, 8호, 2005년8월
  7. B. Razavi, 'Design of Integrated Circuits for Optical Communications', McGraw-Hill, 2003
  8. B. Analui and A. Hajimiri, 'Bandwidth Enhancement for Transirnpedance Amplifiers', IEEE J. of Solid-State Circuits, vol. 39, no. 8, pp. 1263-1270, Aug. 2004 https://doi.org/10.1109/JSSC.2004.831783
  9. W. -Z. Chen et al., 'A 1.8-V 10-Gb/s Fully Integrated CMOS Optical Receiver Analog Front-End', IEEE J. of Solid-State Circuits, vol. 40, no. 6, pp. 1388-1396, Jun. 2005 https://doi.org/10.1109/JSSC.2005.845970