

기술특집

화학기상증착법으로 기판에 직접 성장된 탄소나노튜브 이중 게이트 전계 방출 어레이

한인택(삼성종합기술원 Display Device and Materials Lab)

I. 서 론


탄소나노튜브(Carbon nanotube: CNT)는 높은 종횡비와 매우 작은 팀 반경, 그리고 화학적 물리적 안정성으로 인해 이상적인 전계 방출 물질로 각광받고 있다.^[1-3] 이러한 탁월한 특성을 전계 방출 디스플레이(field emission display: FED)에 이용하기 위해 CNT를 Spindt형 음극 구조로 제작하기 위한 많은 노력이 이루어지고 있다.^[4-6] Spindt형 음극 구조를 갖는 삼극관에서, 고휘도와 낮은 소비전력, 그리고 높은 색 재현율을 달성하기 위해서는 높은 양극 전압의 인가가 요구된다. 하지만 양극 전압이 높아지는 경우에는 가스 방전 현상이 일어나기 쉽기 때문에 상판과 하판 유리 사이의 거리를 높게 디자인 해야 한다. 반면에 높은 상하판 사이의 거리는 전자빔의 집속을 어렵게 하기 때문에 이를 방지하기 위해 이중 게이트(double-gated: DG) 전계 방출 어레이의 디자인이 요구 된다.^[7] 집속 전극(focusing electrode)을 추가로 장착하는 이중 게이트 디자인은 이미 몰리브데니움(Mo)을 전자 방출원으로 이용하는 FED에서 널리 알려진 구조이다.^[8] 이중 게이트 구조는 게이트 전극(gate electrode) 위에 추가의 절연층을 도포하고 그 위에 다시 집속 전극을 형성하는 구조이다. 게이트 전극에 양의 전압을 인가하여 추출된 전자는, 양극(anode electrode)에 인가된 고전압에 의해 형광체 여기를 위한 에너지를 제공받는다. 이때 집속 전극에 적절한 음의 전압을 인가하면 전자 운동의 수직 방향 전위차가 감소되어 전자는 할당된 sub-pixel로 집속 된다. 최근 우리는 CNT paste 인쇄 방법을 이용한 이중 게이트 CNT-FED를 보고한 바 있다^[9]. 이때 전자빔의 집속은 만족할만하게 이루어진 반면, 양극에 도달하는 전류가 양극 전압과 집속 전극 전압에 매우 민감하게 반응하는 것이 관찰되었다. 이렇게 집속 전압과 양극 전압이 양극 전류에 크게 영향을 미치는 현상은 상대적으로 큰 게이트 홀의 크기($8\mu\text{m} \times 20\mu\text{m}$)에 기인했던 것으로 판단된다. CNT-paste를 이용하는 경우 게이트 홀의 크기를 $10\mu\text{m}$ 이내로 조절하는 것이 쉽지 않다. 이는 인쇄(printing) 공정의 한계 때문이기도 하지만, CNT paste의 후면

노광(backside exposure)을 위한 차광 패턴과 게이트 홀 간의 정렬이 해상도가 작아질수록 기술적으로 풀기 어려운 문제이기 때문이다^[10]. 이러한 문제점을 해결하기 위해 우리는 작은 게이트 홀(직경 $4\mu\text{m}$)을 갖는 이중 게이트 전계 방출 어레이(field emitter array: FEA)를 개발하였다. 탄소나노튜브는 화학 기상 증착법(chemical vapor deposition: CVD)을 이용해 게이트 홀 내에 직접 성장되었다. 본고에서는 게이트 홀 내에 직접 성장된 CNT를 에미터로 사용하는 DG-FEA의 전압-전류 특성, 전자빔 집속 특성 및 발광 균일도에 대해 보고하도록 하겠다.

II. DG-FEA의 제작

본 DG FEA는 일반적인 광학 식각 방법(photolithography)으로 제작되었으며 기판으로는 PDP에서 사용되는 PD200(아사히 유리)을 사용하였다. 표시 면적은 대각 4.75 인치였으며 자세한 광학 식각 방법에 대해서는 이미 여러 번 언급되었기 때문에 본 고에서는 생략하도록 하겠다.^[4] 본 구조는 단일 게이트 구조에 추가의 집속 전극과 절연층 공정이 이루어졌다. 촉매는 Fe-Ni-Co 합금 박막을 사용하였으며, 전자빔 증착기(e-beam evaporator)를 이용해 게이트 홀 내부에 증착 되었다. 촉매와 게이트 홀의 정렬은 자기 정렬 방법을 사용하였다.^[4] [그림 1]은 자기 정렬에 의한 촉매 증착 공정을 보여주는 도식도이다. 먼저 포토레지스트(photoresist: PR)을 마스크로 이용해서 게이트 홀을 에칭한다. 이 때 에칭 시간을 조절하면 PR의 직경보다 게이트 전극 홀의 직경이 약간 증가한다. 이후 SiO_2 절연층을 습식 식각하면 PR, 게이트 전극 홀, 절연층 홀 순서로 동심원의 직경이 점점 커지게 된다. 이 상태에서 촉매를 전자빔 수직 증착 방법으로 코팅하면 게이트 전극 홀이나 절연층 홀의 옆면 오염 없이 캐소드 홀 위에 촉매를 선택적으로 증착할 수 있다. PR과 그 위의 촉매는 liftoff 공정을 통해 제거한다. 제작된 촉매, 게이트 홀 및 게이트 절연층의 직경은 각각 $3\mu\text{m}$, $4\mu\text{m}$ 및 $10\mu\text{m}$ 이다. 제작된 탄소나노튜브 DG


FEA는 두께 100nm의 수직 저항층(n형 비정질 실리콘:a-Si)을 캐소드 전극 위에 형성하였으며, 첫 번째와 두 번째 절연층의 두께는 각각 3 μm 와 4 μm 이며, rf-PECVD로 증착 되었다. 캐소드 전극, 게이트 전극과 집속 전극은 모두 몰리브데니움을 사용하였다. 크롬은 일산화탄소 열분해 때 산소와 선택적으로 반응하여 산화 크롬을 형성하지만, 몰리브데니움은 표면에 카바이드를 생성하여 산소와의 반응을 억제하기 때문이다. 이렇게 제작된 DG FEA를 CVD chamber에 넣고 CNT를 합성하였다. 챔버의 초기 진공을 1×10^{-2} Torr 이하로 배기한 후에, 질소 가스를 1.5slm (standard liter per minute)의 유량으로 200 Torr까지 채웠다. 기판을 적외선 가열 방식으로 420°C까지 가열한 후 일산화탄소(CO)와 수소(H₂)가스를 각각 0.5와 1.0slm으로 흘려 질소 가스를 치환하였다. 60분간 온도를 유지하여 CNT를 성장시킨 후 다시 질소 가스 분위기에서 상온까지 냉각하였다. 가열과 냉각 속도는 모두 분당 5°C였으며, 이는 유리 기판의 스트레스를 억제하기 위함이다.



[그림 1] 단일 게이트 기판 제작을 위한 photolithography 공정 순서도. (a) 집속 게이트 홀 에칭 후 단면, (b) 게이트 홀 에칭을 위한 포토레지스트가 현상된 상태, (c) 게이트 전극 홀 습식 식각 공정 후, 게이트 전극 홀의 직경이 포토레지스트 노광 부분 직경보다 약간 넓어진 상태임을 알 수 있음, (d) 게이트 절연층 홀의 습식 식각 공정 후, (e) 촉매를 전자빔 증착 공정으로 수직 증착한 후, 촉매가 홀 옆면의 게이트 전극이나 절연층을 오염시키지 않고 캐소드 기판 위의 저항층에만 포토레지스트의 직경과 동일하게 형성됨, (f) 포토레지스트 위의 촉매를 lift-off 한 후 완성된 기판의 단면.

[그림 2](a)는 DG 구조의 주사 전자 현미경(Scanning


electron microscope: SEM) 이미지이다. 게이트 홀은 원형(circle)이지만, 집속 전극 홀은 직사각형(slot) 모양이었다. 그림에서 x와 y 방향은 각각 게이트 배선과 캐소드 배선 방향을 나타낸다. 직사각형의 (474 $\mu\text{m} \times 29\mu\text{m})$ 집속 전극은 하나마다 36개의 게이트 홀을 포함하고 있고, 하나의 sub-pixel ($632\mu\text{m} \times 233\mu\text{m}$)에는 3개의 집속 게이트 홀이 있어 총 108개의 게이트 홀이 존재한다. [그림 2](b)는 [그림 2](a)의 흰색 사각형 부분을 확대한 이미지로 CNT 번들(bundle)을 관찰할 수 있다. CNT 번들의 직경은 3 μm 이고, 길이는 약 1 μm 였으며, 게이트 홀의 정 중앙에 정확히 위치하고 있음을 알 수 있다.



[그림 2] 이중 게이트 전계 방출 어레이. (a) 구조 전자 현미경 사진, (b) 그림 (a)의 흰색 사각형 부분을 확대한 이미지.

III. DG-FEA의 특성

[그림 3] (a)는 게이트 전압(V_g)과 양극 전류(I_a) 사이의 관계를 나타낸다. 방출 전류 특성은 5×10^{-6} Torr 미만의 압력에서 측정되었다. 집속 전극으로부터 양극까지의 거리는 1.8mm였고, P22 녹색 형광체가 코팅된 ITO 유리 기판을 양극용 판으로 사용하였다. 양극 전압(V_a)과 집속 전압(V_f)은 각각 3kV와 0V였으며, 음극은 접지되었고, 게이트 전압(V_g)은 60Hz 1/870 duty로 인가되었다. 녹색 형광체로부터 빛이 감지되기 시작하는 게이트 전압은 $V_g = 40\text{V}$ 였고, $V_g = 70\text{V}$ 에서의 방출 전류는 $250\mu\text{A}$ 였다. 현재 P22 형광체의 효율을 고려할 때 4.75인치 직경의 FED TV의 적정 휘도를 얻기 위해서 $200\mu\text{A}$ 가 충분한 전류라고 계산된다. $I_a - V_g$ 곡선에서, $200\mu\text{A}$ 전류 기준으로 on-off를 위한 V_g 차이가 28.5V이며, FED 구동에서 저가의 data drive IC 사용이 가능한 수준의 특성이다. [그림 3](a)에 첨부된 그림은 해당되는 Fowler-Nordheim(F-N) 곡선으로 좋은 선형 특성을 유지하여 field emission mechanism을 증명하고 있다. [그림 3](b)는 녹색 형광체가 전면 코팅된 양극판을 사용하여 I_a 는 $200\mu\text{A}$, V_f , V_a 는 각 -20V 와 4kV에서 얻은 발광 이미지이다. 본 구조에서 집속 전극용 홀의 크기가 x와 y 방향으로 비대칭이어서, 전자빔의 탄착 점 역시 수평과 수직 방향으로 서로 다른 선폭을 나타낸다. 수평과 수직 방향은 각각 게이트 배선과 캐소드 배선 방향을 나타내며 이는 [그림 2](b)의 x와 y 방향을 지시한다. 수평 방향의 전자빔 퍼짐은 크지 않아 개별 pixel에 잘 모



[그림 3] 이중 게이트 전계 방출 어레이의 전계 방출 특성. (a) I_a vs. V_g 와 이에 해당하는 F-N 곡선 (inset), (b) 패턴되지 않은 녹색 형광체에 나타난 발광 이미지, (c) CVD-CNTs(게이트 홀 직경 4 μm)와 CNT-paste(게이트 홀 직경 15 μm)의 상대적인 I_a vs. V_a , (d) CVD-CNTs와 CNT-paste의 상대적인 I_a vs. V_a .


여있고, 이는 집속 전극이 효과적으로 작동하고 있음을 보이는 것이다. 반면에 수직 방향으로의 전자빔 퍼짐은 상대적으로 커서 인접한 pixel과 겹치게 되는데, 이것은 *circle-to-slot* 형 구조의 일반적인 경향으로 수직 방향으로 인가되는 집속 전계가 상대적으로 작기 때문이다. 수직 방향으로는 각 pixel마다 동일한 색을 재현하도록 디자인되어 있기 때문에 수직 방향의 전자빔 간섭은 FED TV의 화질에는 심각한 영향을 미치지 않지만, 궁극적으로는 개선되어야 할 부분이다.

FED 구동에서 양극 전류(I_a)는 구동 시에 V_a 나 V_f 의 변화 시에도 변화량이 작아야 한다. 즉, 이상적인 구조에서는 양극 전류는 게이트 전압(V_g)에 의해서만 제어되어야 한다. 그러나 이미 보고된 바와 같이^[9], CNT-paste를 이용하는 DG FEA에서는 I_a 가 V_a 와 V_f 에 매우 민감하게 반응한다. 이것은 두 개의 전압이 CNT 텁 끝단 근처의 전기장에 큰 영향을 미치기 때문이다. 이 두 전압에 의한 I_a 의 변화를 억제하기 위해서는 게이트 홀의 직경을 작게 만들어 양극과 집속 전극의 전계가 게이트 홀 내부로 침투하지 못하게 해야 한다. 우리는 CNT를 CVD법으로 기판에 직접 성장시켰기 때문에 게이트 홀의 직경을 매우 작게 만들 수 있었다. CNT-paste emitter의 일반적인 게이트 홀 직경은 10 μm 정도로 더 이상 감소시키는 것은 공정상 매우 난해하다 앞선 그림에서와 같이 우리가 제작한 샘플의 게이트 홀 4 μm 였다. [그림 3](c)는 CVD-CNT와 CNT paste emitter의 I_a 와 V_g 의 관계를 나타낸다. 여기서 CNT-paste emitter의 게이트 홀 직경은 15 μm 였다. $V_a = 3\text{kV}$ 에서의 양극 전류로 normalize하여 표시하였다. 그래프에서 보는 것처럼 게이트 홀 직경이 작은 CVD-CNT의 경우 V_a 변화에 대해 I_a 변화량이 상대적으로 작다는 것을 알 수 있다.

[그림 3](d)에서는 V_f 에 대한 I_a 변화량도 CVD-CNT가 상대적으로 작다는 것을 볼 수 있다. 이 경우에는 집속 전압 $V_f = 0\text{V}$ 을 기준으로 전류를 normalize 하였다. 따라서 작은 게이트 홀에 CVD-CNT를 이용해 제작된 DG FEA 구조가 CNT paste emitter FEA 보다 우월한 구동 특성을 보인다고 볼 수 있다.

[그림 4](a)는 모든 pixel이 켜진 발광 이미지이다. $V_g = 68.5\text{V}$, $V_a = 6\text{kV}$, $V_c = 0\text{V}$, 와 $V_f = 0\text{V}$ 에서 전류 200 μA 를 맞추었다. 전자가 녹색, 청색, 적색 형광체를 모두 가격하기 때문에 백색광이 표시된다. [그림 4](b)는 녹색과 적색 pixel에 40V의 음극 전압(V_c)을 인가했을 때 청색 pixel만 발광킨 이미지이다. 1/3 cell만 발광되기 때문에 방출 전류는 200 μA 에서 73 μA 로 떨어졌다. 음극 전압이 인가되었을 때 어두운 이미지가 완벽히 구현되는 것을 보여주고 있으며, 양극 전압에 의한 전자 방출이 없어 매우 높은 암실 명암비를 구현할 수 있다. 이 결과는 [그림 3](c,d)의 결과와도 아주 잘 일치되는 결과이다. 또한 동영상 이미지가 완벽히 구현되는 것을 [그림 4](c)에서 볼 수 있는데, 해상도 0.699mm pitch, 1/870 duty, 60Hz 구동 조건에서의 이미지이다.

또한 본 구조는 게이트 홀 크기를 CNT-paste emitter를 사용할 때 보다 작게 만듦으로써 하나의 pixel당 충진될 수 있는 게이트 홀의 개수도 증가되었다. 앞서 언급한 바와 같이 하나의 sub-pixel (632 $\mu\text{m} \times 233 \mu\text{m}$)에 108개의 게이트 홀이 존재한다. CNT-paste emitter를 사용하는 FEA는 게이트 홀의 직경이 15 μm 이상 되기 때문에 약 20개의 게이트 홀이 배치된다^[9]. 일반적으로 많은 수의 게이트 홀이 배치될수록 발광 균일도도 향상될 수 있다.^[11] pixel과



[그림 4] 녹색-청색-적색 패턴된 평광체에 나타난 발광 이미지. (a) 모든 pixel이 켜진 상태의 이미지, (b) 녹색과 적색의 pixel에 $V_c = 40V$ 를 인가하여 청색만 켜진 이미지, (c) 동영상의 캡쳐 이미지, (d) PU 측정을 위해 선택된 100개의 청색 pixel의 이미지.

pixel간의 균일도(pixel-to-pixel uniformity : PU)는 게이트 홀의 개수가 증가되면 따라서 증가된다. [표 1]의 중심극한 정리에 의하면, emitter dot 균일도 10%인 게이트 홀 20개짜리 pixel의 경우 pixel과 pixel간의 균일도는 약 80%로 예측된다. 그러나 동일한 dot 균일도 10%라 하더라도 게이트 홀의 수를 100개까지 증가시키면 pixel과 pixel 간의 균일도는 91%까지 증가될 수 있다. 본 구조는 작은 크기의 게이트 홀을 사용해 pixel 내 게이트 홀의 개수를 증가시켜 향상된 균일도가 기대됐다. [그림 4](b)처럼 음극 전압을 녹색과 적색 pixel에 인가하여 청색 pixel만 발광시켜 pixel과 pixel 간의 균일도를 측정하였다. 그림 4(d)는 균일도 측정을 위해 선택된 [그림 4](b)의 가운데 부분으로부터 100개의 청색 pixel(10lines × 10columns) 이미지이다. 각 pixel의 휘도를 측정하여 다음과 같이 균일도를 계산하였다.


$$PU(\%) = (1 - \sigma/x) \times 100, \sigma \text{와 } x \text{는 표준 편차와 평균을 나타낸다}^{[11]}.$$

본 DG-FEA의 측정된 균일도는 91%였다. 앞선 [표 1]의 중심극한정리를 역으로 고려하면 dot 균일도는 10% 정도로 추정된다. 그러나 CVD는 CNT를 합성하는데 있어서 매우 균일한 CNT가 얻어질 수 있는 공정이다. 최근 수행된 CVD CNT emitter 자체의 발광 균일도는 평균 50%로 얻어졌다*. 결국 제작된 소자의 pixel간 균일도 저하는 소자 구조에서의 불균일성에 상당부분 기인한 것으로 추정을 될

* CVD CNT만의 발광 균일도는 550°C에서 기판에 dot array로 성장시킨 CNT 다발을 이용하여 이극관으로 측정된 결과임.

수 있다. 하지만 CVD CNT emitter 자체 발광 균일도를 더욱 향상시켜 FED의 균일도를 향상시키기 위한 연구도 계속되어야 한다. 예를 들어, CNT의 직경 변화에 따른 발광 특성 변화를 고찰해보면 다음과 같다. 직경이 서로 다른 두 개의 CNT 모집단이 있다고 가정한다. 모두 10개씩 CNT가 있는 두 개의 그룹에서 하나의 CNT 그룹은 직경이 2 nm에 평균 길이 2um, 그리고 길이 편차는 0.5um이고, 다른 하나의 CNT 그룹은 직경이 20nm, 평균 길이 2um, 그리고 길이 편차는 0.26um인 경우를 가정해 보자. [표 2]는 이 두 개의 CNT 그룹의 개별 CNT 길이와 평균 길이, 길이 편차를 나타낸 것이다. 그룹 I의 CNT는 직경이 가늘지만 길이 편차가 크고, 그룹 II의 CNT는 직경이 굵고 길이 편차가 작다. 이 두 개의 그룹의 전계 방출 특성을 일반적인 Fowler-Nordheim(F-N) 식에 넣고 전압-방출 전류 곡선을 그려보면 [그림 5]와 같다. 이 때 field enhancement factor는 CNT의 길이를 텁 끝의 반경으로 나누어준 값을 사용하였다. [그림 5]는 동일한 전류를 기준으로 볼 때 그룹 I의 CNT가 낮은 전압에서 전자를 방출하는 것을 보여준다. 이는 직경이 가는 CNT의 field enhancement factor가 높아서 나타나는 당연한 결과이다. 하지만, 동일한 평균 전류에서 그룹 I의 전류 편차 값이 그룹 II의 전류 편차 값보다 작은 것을 볼 수 있다. 그룹 II의 길이 편차가 그룹 I 보다 작았음에도 불구하고, 오히려 전류 편차는 그룹 II가 더 크게 나타났다. 이것은 그룹 II의 CNT들이 더 높은 전압에서 동작하기 때문에 약간의 종횡비 변화도 큰 전류값 변화를 나타내기 때문이다. 즉, 일반적으로 CNT paste emitter에 사용되는 단일벽 CNT 보다 굵은 직경을 갖게 되는 CVD-CNT emitter의 경우 낮은 종횡비로 인해 발광 특성 균일도에서 손해를 보게 되는 현상이 발생한다. 즉, CVD를 이용하여 기판에 직접 성장시킨 CNT를 emitter로 사용할 경우, 최대한 직경이 작은 CNT의 합성이 구동 전압 측면 뿐 아니라 발광 균일도 향상에도 크게 기여할 것으로 예상된다.

본 소자의 구조에서 수평 저항층 없이 100nm 두께의 수



[그림 5] 서로 다른 직경을 갖는 CNT 그룹의 전계 방출 특성. 좌측의 낮은 구동 전압을 갖는 집단은 직경 2nm의 CNT 그룹 I, 우측의 높은 구동 전압을 갖는 집단은 직경 20nm의 CNT 그룹 II.

[표 1] 중심극한 정리에 의한 모집단의 균일도와 표본 집단의 균일도 상관관계

홀개수 dot 균일도 (%)	20	25	30	35	40	45	50	100	150	200
10	79.9	82.0	83.6	84.8	85.8	86.6	87.3	91.0	92.7	93.6
20	82.1	84.0	85.4	86.5	87.4	88.1	88.7	98.0	93.5	94.3
30	84.4	86.0	87.2	88.2	88.9	89.6	90.1	93.0	94.3	95.1
40	86.6	88.0	89.1	89.9	90.5	91.1	91.5	94.0	95.1	95.8
50	88.8	90.0	90.9	91.6	92.1	92.6	92.9	95.0	95.9	96.5
60	91.1	92.0	92.7	93.2	93.7	94.0	94.3	96.0	96.7	97.2
70	93.3	94.0	94.5	94.9	95.3	95.5	95.8	97.0	97.6	97.9
80	95.5	96.0	96.6	96.8	97.0	97.2	97.2	98.0	98.4	98.6

[표 2] 전계 방출 특성 비교를 위한 서로 다른 평균 직경을 갖는 CNT 길이

	그룹 I	그룹 II
1	1.9	1.95
2	2.1	2.2
3	1.8	1.7
4	2.2	2.2
5	1.4	1.5
6	2.6	2.3
7	1.1	1.8
8	2.8	2.2
9	2	2.1
10	2	2
길이 평균	1.99	1.995
표준편차	0.50	0.26

직 저항층만 사용된 것을 고려하면, 제작된 DG 구조가 만족 할만한 균일도를 나타낸다고 볼 수 있다. 수평 저항층이 사용될 경우 균일도가 향상될 수 있다. 하지만, 수평 저항층의 사용은 게이트 전압의 상승을 수반하기 때문에 구동 전압 강하에 대한 연구가 추가적으로 진행되어야 한다.

IV. 요 약

화학기상증착법을 이용하여 이중 게이트 구조에 탄소나노튜브를 직접 성장시켰으며, 제작된 FEA는 91%의 픽셀간 균일도, 스캔 전압 70V 미만, 데이터 전압 30V 미만을 실현하였다. 또한 0.699mm pixel pitch의 동영상 이미지 구현을 시연하였다.

** 본 고는 Applied Physics Letters 88, 263504(2006)에 보고된 내용을 기초로 하고 있음.

*** 본 연구는 삼성종합기술원의 탄소나노튜브 그룹 및 삼성 SDI의 디스플레이 3팀과 공동으로 수행되었음을 밝힙니다.


참 고 문 헌

- [1] N. deJonge, M. Allioux, M. Doytcheva, K. B. K. Teo, R. G. Lacerda, and W. I. Milne, Appl. Phys. Lett. 85, 1067 (2004).
- [2] H. Murakami, M. Hirakawa, C. Tanaka, and H. Yamakawa, Appl. Phys. Lett. 76, 1776 (2000).
- [3] A. M. Rao, D. Jacques, R. C. Haddon, W. Zhu, C. Bower, and S. Jin, Appl. Phys. Lett. 76, 3813 (2000).
- [4] I. T. Han, H. J. Kim, Y. J. Park, N. Lee, J. E. Jang, J. W. Kim, J. E. Jung, and J. M. Kim, Appl. Phys. Lett. 81, 2070 (2002).
- [5] Q. H. Wang, M. Yan, and R. P. H. Chang, Appl. Phys. Lett. 78, 1294 (2001).
- [6] Y. S. Choi, J. H. Kang, Y. J. Park, W. B. Choi, C. J. Lee, S. H. Jo, C. G. Lee, J. H. You, J. E. Jung, N. S. Lee, and J. M. Kim, Diamond. Rel. Mater. 10, 1705 (2001).
- [7] Y. S. Choi, Y. S. Cho, J. H. Kang, Y. J. Kim, I. H. Kim, S. H. Park, H. W. Lee, S. Y. Hwang, S. J. Lee, C. G. Lee, T. S. Oh, J. S. Choi, S. K. Kang, and J. M. Kim, Appl. Phys. Lett. 82, 3565 (2003).
- [8] L. Dvorson and A. I. Akinwande, J. Vac. Sci. Technol. B 20, 53 (2002).
- [9] J. H. Choi, A. R. Zoukarneev, Y. W. Jin, Y. J. Park, D. S. Chung, B. K. Song, I. T. Han, H. W. Lee, S. H. Park, H. S. Kang, H. J. Kim, J. W. Kim, J. M. Kim, H. G. Baek, and S. G. Yu, Appl. Phys. Lett. 84, 1022 (2004).
- [10] D. S. Chung, S. H. Park, H. W. Lee, J. H. Choi, S. N. Cha, J. W. Kim, J. E. Jang, K. W. Min, S. H. Cho, M. J. Yoon, J. S. Lee, C. K. Lee, J. H. Yoo, J. M. Kim, J. E. Jung, Y. W. Jin, Y. J. Park, and J. B. You, Appl. Phys. Lett. 80, 4045 (2002).

- [11] S. Kumagai and Y. Hatano, Proceeding of International Display Workshop '04, pp.1187, Niigata, Japan, 2004.

저자 소개

한인택



서울대학교 화학과 물리화학 석사, 서울대학교 화학과 물리화학 박사, 1995~
현재 : 삼성종합기술원 디스플레이 소자 & 재료 랩, 전문연구원 서울대학교
화학과 학사