Journal of the Institute of Electronics Engineers of Korea SD (대한전자공학회논문지SD)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

Substrate-bias voltage generator for leakage power reduction of digital logic circuits operating at low supply voltage

초저전압 구동 논리 회로의누설 전류 억제를 위한 기판 전압 발생회로

  • Kim Gil-Su (Department of Electronics and Computer Eng., Korea University) ;
  • Kim Hyung-Ju (Department of Electronics and Computer Eng., Korea University) ;
  • Park Sang-Soo (Department of Electronics and Computer Eng., Korea University) ;
  • Yoo Jae-Tack (Department of Electrical Eng., Anyang University) ;
  • Ki Hoon-Jae (System LSI Division, Samsung Electronics) ;
  • Kim Soo-Won (Department of Electronics and Computer Eng., Korea University)
  • 김길수 (고려대학교 전자컴퓨터공학과) ;
  • 김형주 (고려대학교 전자컴퓨터공학과) ;
  • 박상수 (고려대학교 전자컴퓨터공학과) ;
  • 유재택 (안양대학교 전기공학과) ;
  • 기훈재 (삼성전자 System LSI 사업부) ;
  • 김수원 (고려대학교 전자컴퓨터공학과)
  • Published : 2006.01.01
Download PDF
⟨ Previous Next ⟩

Abstract

This paper proposes substrate-bias voltage generator to reduce leakage power consumption of digital logic circuits operating at supply voltage of 0.5V. Proposed substrate-bias voltage generator is composed of VSS and VBB generator. The former circuit produces negative voltage and supplies its output voltage for VBB generator. As a result VBB generator develops much lower negative voltage than that of conventional one. Proposed circuit is fabricated using 0.18um 1Poly-6Metal CMOS process and measurement result demonstrated stable operation with substrate-bias voltage of -0.95V.

본 논문에서는 VTCMOS(Variable-Threshold CMOS) 기법을 이용하는 초저전압 구동 논리 회로의 누설 전류 억제를 위한 기판 전압 발생회로를 제안한다. 제안하는 기판 전압 발생회로는 VSS 발생회로와 VBB 발생회로로 구성되어 있다. VSS 발생회로는 네거티브 전압을 발생시켜 VBB 발생회로에 공급하며, nB 발생회로는 공급받은 네거티브 전압을 이용하여 또 다른 네거티브 전압을 발생시킨다. 제안하는 회로의 동작을 검증하기 위해서 0.18um 1Poly-6Metal CMOS 공정을 사용하여 회로를 구현하였으며, 측정 결과 -0.95V의 기판 전압을 얻을 수 있었다. 제안한 기판 전압 발생회로를 이용함으로써, 0.5V의 전원 전압에서 동작하는 논리 회로의 누설 전류 성분을 효과적으로 줄일 수 있다.

Keywords

References

  1. SIA. International Technology Roadrnap for Semiconductors, 2001
  2. T. Enomoto, Y. Oka, and H. Shikano, 'A Self-Controllable Voltage Level (SVL) Circuit and its Low-Power High-Speed CMOS Circuit Application', IEEE J. Solid state Circuits, Vol. 38, No.7, July 2003
  3. T.Kuroda, et al., 'A 0.9V 150MHz 10mW 4mm2 2-D discrete cosine transform core processor with variable threshold voltage (VT) scheme', IEEE J. Solid state Circuits, Vol. 31, No. 11, pp. 1770-1779, November 1996 https://doi.org/10.1109/JSSC.1996.542322
  4. Y. Tsukikawa, et al., 'An efficient back-bias generator with hybrid pumping circuit for 1.5V DRAM's', IEEE J. Solid state Circuits. Vol. 29, pp. 534-538, April 1994 https://doi.org/10.1109/4.280705
  5. K.S. Min and J.V. Chung, 'A Fast Pump-Down VBB Generator for Sub-1.5V-V DRAMs', IEEE J. Solid state Circuits, Vol. 36, No.7, pp. 1154-1157, July 2001 https://doi.org/10.1109/4.933476
  6. A. Wang and A. Chadrakasan, 'Optiarnal Supply and Threshold Scaling for Subthreshold CMOS Circuits', IEEE Computer Society Annual Symposium on VLSI 2003, pp. 5-9. April 2002