

# 3-Way Doherty 증폭기의 선형성 및 효율 개선에 관한 연구

## A Study on Linearity and Efficiency Improvement for 3-Way Doherty Amplifier

홍 용 의 · 양 승 인

Yong-Eui Hong · Seung-In Yang

### 요 약

본 논문에서는 CMRC(Compact Microstrip Resonants Cell)를 이용한 직렬 구조의 3-Way 도허티 증폭기를 연구하였다. CMRC는 선형성과 효율의 개선뿐만 아니라 기존의 선형성 개선 방법보다 간단하며 크기가 작고 가격이 저렴하다는 장점이 있다. 또한 기존의 병렬 구조의 3-way 도허티 증폭기가 아닌 하나의 디바이더만을 사용하는 직렬 구조의 3-Way 도허티 증폭기를 통해 그 크기를 줄일 수 있었다. 그 결과 CMRC를 사용한 제안된 3-Way 도허티 증폭기는 IMD3를 약 4.5 dB, PAE는 약 9.2 % 개선시킬 수 있었다.

### Abstract

In this paper, Compact Microstrip Resonant Cell(CMRC)s have been employed to suppress IMD(Intermodulation Distortion) of the 3-Way Doherty amplifier. This method can not only improve the linearity and the efficiency but also be simpler, smaller and more inexpensive than existing linearity methods; (for example harmonic feedback, back off, feed-forward, predistortion and so on) Also, using only one divider reduces the size of the proposed 3-Way Doherty amplifier. As a result, the IMD3 and the PAE have been improved by 4.5 dB and by 9.2 %, respectively, using the proposed Doherty amplifier with CMRC.

Key words : Doherty Amplifier, CMRC, PAE, IMD

### I. 서 론

현대 무선 이동 통신 시스템의 중요한 부분을 차지하고 있는 전력 증폭기에 대한 연구는 끊임없이 진행되고 있다. 이러한 연구는 전력 증폭기의 성능을 나타내는 전력 부가 효율(Power Added Efficiency: PAE), 출력 전력, 선형성 등을 향상시키기 위해 다양한 방법들로 제안되고 있다. 우선 전력 부가 효율(PAE)을 향상시킬 수 있는 방법으로 Doherty 증폭기는 가장 간단하면서 효율도 가장 좋다. 또한 Peaking 증폭기를 다단으로 만들게 되면 효율의 향상을 가져올 수

있다. 그러나 Peaking 증폭기의 다단 구성 시 divider의 추가 사용으로 인해 그 크기가 커지고 대역폭이 좁아지며, inter-modulation distortion(IMD)가 단점으로 나타난다<sup>[1],[2]</sup>.

한편, 전력 증폭기의 선형성을 유지하기 위한 방법으로는 feedback, feedforward, predistortion, back off, PBG 등이 있다. 하지만 feedforward와 predistortion 방식은 추가적인 소자를 사용해야 하는 단점이 있고, feedback 방식은 불안정성의 문제점이 있으며, PBG의 경우 회로의 크기를 증가시키는 단점이 있다. 따라서 본 논문에서는 특정 대역을 저지함으로

「본 연구는 숭실대학교 교내 연구비 지원에 의해 수행되었음.」

숭실대학교 정보통신전자공학부(Department of Electronic Engineering, Soongsil University)

· 논문 번호 : 20051105-06S

· 수정완료일자 : 2006년 1월 4일

서<sup>[3]</sup> 선형적 특성을 얻을 수 있는 compact microstrip resonant cell(CMRC)을 사용하여 선형성을 높이고 2-Way Doherty 증폭기와 동일한 하나의 divider만을 사용한 직렬 구조의 3-Way Doherty 증폭기 통해 크기를 줄이는 방법에 대해 연구하였다.

## II. N-Way Doherty Amplifier의 구조와 크기 개선에 관한 연구

Doherty 증폭기는 그림 1과 같이 Carrier 증폭기와 Peaking 증폭기가  $\lambda/4$  line의 임피던스 변환기를 통해 출력이 결합되는 구조이다. 일반적으로 Carrier 증폭기와 Peaking 증폭기는 동일한 구조를 갖지만 bias의 조건에 의해 Carrier 증폭기는 class-AB 또는 class-B급을 사용하며, Peaking 증폭기의 경우 효율을 고려한 class-C급을 사용하게 된다. 한편, 그림 1에서 보듯 N-Way Doherty 증폭기는 N의 값이 증가되면서 굴곡이 발생하게 된다. 이러한 원인은 Peaking 증폭기의 동작으로 인해 임피던스의 변화가 발생하기 때문인데<sup>[1],[4]</sup> 효율적인 측면에서는 2-Way에 비해 3-

Way가 더 우세하다. 그러나 3-Way Doherty 증폭기를 구성하기 위해서는 N-way splitter가 필요하게 된다. 이 N-way splitter는 divider를 다단으로 사용함으로써 만들 수 있으나 그 크기가 커지는 단점이 있다. 따라서 2-Way Doherty 증폭기와 마찬가지로 하나의 divider를 사용하여 크기를 줄일 수 있는 3-Way Doherty 증폭기를 제안하였다. 그림 2의 3-Way Doherty 증폭기는 기존의 병렬 구조의 Peaking 증폭기를 직렬로 배치하였다.

Peaking 증폭기 1과 Peaking 증폭기 2의 전력 배분을 위해 impedance matching을 하여 대부분의 전력을  $\lambda/n$  delay line으로 보내게 했고 병렬 구조가 아닌 직렬 구조로 인해 발생하는 Peaking 증폭기 1에 대한 Peaking 증폭기 2의 위상 지연을 맞추기 위해 delay line을 통해 각 경로에서 출력되는 신호의 위상을 맞추어 주었다<sup>[5]</sup>. 그리고 impedance matching 뒤에 병렬 캐패시터를 추가함으로써 정확한 위상을 맞추었다.

## III. CMRC 설계

그림 3은 CMRC의 일반적인 구조이다.

그림 3에서  $W_4$ 의 변화를 통하여 저지대역의 크기를 조정할 수 있으며  $L_1$ 의 변화를 통하여 차단 주파수를 조정할 수 있다. 즉, 일정 길이의 선로는 등가적으로 직렬 인덕터가 되고, 직각 삼각형의 모양을 가지는 선로는 등가적으로 병렬 캐패시터가 된다.




그림 1. N-Way Doherty amp. 구조와 효율곡선  
Fig. 1. Structure and efficiency graphs of N-Way Doherty amplifier.




그림 2. 제안된 3-Way Doherty 증폭기의 구조  
Fig. 2. Structure of the proposed 3-Way Doherty amplifier.




그림 3. CMRC의 구조  
Fig. 3. Structure of CMRC.

기존의 제안된 방식 중 접지면에 식각을 통하여 특성 대역을 저지하는 PBG와 DGS의 경우 크기를 감소시키고 성능을 향상시키는데 한계가 있으며 또한 접지면 식각시 복잡성을 갖는다. 반면, CMRC는 기존 방식들보다 작고 단순한 회로를 만들 수 있다는 장점과 안테나, 발진기, 증폭기 등과 같은 마이크로파 회로에서도 성능을 향상시키는 특성을 갖고 있다.

본 논문에서는 CMRC의 설계를 위해 유전율 3.2를 갖는 테프론 기판을 이용하여 논문<sup>[6]</sup>을 참고로 그림 3의 구조로  $W=5.22$  mm,  $W_2=3.99$  mm,  $W_3=0.5$  mm,  $W_4=0.5$  mm,  $L_1=17.1$  mm,  $L_2=12.5$  mm,  $L_3=0.5$  mm,  $L_4=0.5$  mm로 설계하였다.

시뮬레이션 결과는 그림 4와 같고,  $S_{11}$ 는 1.8 GHz에서  $-21.95$  dB로 감쇠가 최대가 되도록 설계하였고 고조파 대역인 3.6 GHz에서  $S_{21}$ 이  $-65.63$  dB로 고조파 성분의 감쇠가 많이 되도록 설계하였다.




그림 4. 제안된 CMRC의 주파수 특성  
Fig. 4. Frequency characteristic of proposed CMRC.

#### IV. CMRC를 이용한 3-Way Doherty 증폭기의 설계

본 논문에서는 1.8 GHz 대역의 트랜지스터인 Motorola사의 MRF281ZR1과 유전율 3.2의 테프론 기판을 사용하여 loadpull 시뮬레이션을 통해 출력 정합점을 찾고 그에 따른 출력 정합을 하여 Doherty 증폭기를 설계하였다. IMD를 개선하기 위해서 Carrier 증폭기는 class-AB급 증폭기를 사용하였다<sup>[4]</sup>. 그림 5, 6은 각각 3-Way divider를 사용한 경우와 2-Way divider만을 사용한 Doherty 증폭기의 결과 값이다.

입력 파워 25 dBm을 기준으로 기존의 3-Way Doherty 증폭기는 PAE 30.472 %, IMD<sub>3</sub> -38.262 dBc이고 제안된 3-Way Doherty 증폭기는 PAE 37.443 %, IMD<sub>3</sub> -35.052 dBc로서 기존의 방식에 비해 PAE는 향상되나 IMD<sub>3</sub>가 감소되는 단점이 있다. 따라서 선형성 개선을 위해 Carrier 증폭기와 Peaking 증폭기 각각에 그림 7과 같이 CMRC와 tuning line을 추가하였다.

CMRC 사용 후 PAE는 39.671 %, IMD<sub>3</sub> -39.526 dBc로서 PAE는 약 2.2 %, IMD<sub>3</sub>는 약 4.5 dB 향상되었음을 알 수 있다.





그림 5. 3-Way Doherty 증폭기의 simulation의 결과  
Fig. 5. Simulation results of 3-Way Doherty amplifier.




그림 6. 제안된 3-Way Doherty 증폭기의 simulation 결과  
Fig. 6. Simulation results of the proposed 3-Way Doherty amplifier.




그림 7. 삽입된 CMRC  
Fig. 7. Inserted CMRC.




그림 8. CMRC 사용한 Doherty Amp. simulation의 결과  
Fig. 8. Simulation results of Doherty amplifier with CMRC.




그림 9. Output power에 대한 PAE 비교  
Fig. 9. Output power vs. PAE.

표 1. 최종 시뮬레이션 결과  
Table 1. Simulation results.

	PAE (%) @ $P_{in} = 25$ dBm	IMD (dBc) @ $P_{in} = 25$ dBm
2-Way Doherty amp.	24.238	-37.12
3-Way Doherty amp.	30.472	-38.262
Proposed 3-Way Doherty amp.	37.443	-35.052
Proposed 3-Way Doherty amp. with CMRC	39.671	-39.526

### V. 결론

본 논문은 전력 증폭기의 효율과 크기를 개선시킬 수 있는 방법으로 하나의 divider만을 사용한 3-Way Doherty 증폭기를 제안하였고 또한 선형성 개선을 위해 광대역 여파기의 역할을 하는 CMRC를 적용시켰다. 제안된 3-Way Doherty 증폭기는 기존의 방식보다 크기가 감소하며 효율을 약 9.2% 향상시킬 수 있었으며 CMRC는 기존의 PBG와 DGS에 비해 보다 작은 크기로 IMD3를 약 4.5 dB 향상시키는 선형성 개선을 보였다.

### 참고 문헌

[1] N. Srirattana, A. Raghavan, D. Heo, P. E. Allen, and J. Laskar, "Analysis and design of a high-efficiency multistage Doherty power amplifier for wireless communications", *IEEE Transactions on*


*Microwave Theory and Techniques*, vol. 53, no. 3, pp. 852-860, Mar. 2005.

[2] S. C. Cripps, *RF Power Amplifiers for Wireless Communications*, Norwood, MA: Artech House, 1999.  
 [3] 손형길, 양승인, "Compact Microstrip Resonant Cell을 이용한 전력 증폭기의 성능 개선에 관한 연구", 한국전자과학회논문지, 16(2), pp. 149-153, 2005년 2월.  
 [4] Y. Yang, J. Yi, Y. Woo, and B. Kim, "Optimum design for linearity and efficiency of microwave Doherty amplifier using a new load matching tech-

nique", *Microwave Journal*, vol. 44, no. 12, pp. 20-36, Dec. 2001.

[5] 정주민, 전주영, 배성준, 김정현, 권영우, "크기 감소와 선형성 증가를 위한 No Hybrid 형태의 Doherty Amplifier", 추계 마이크로파 및 전파 학술대회 논문집, 순천향대학교, 27(2), pp. 97-200, 2004년 9월.  
 [6] Q. Xue, K. M. Shum, and C. H. Chan, "Novel 1-D PBG Cell", *IEEE Microwave and Guided Wave Letter*, vol. 10, no. 10, pp. 403-405, Oct. 2000.

홍 용 의



2004년 2월: 숭실대학교 정보통신전자공학부 (공학사)  
 2004년 3월~현재: 숭실대학교 정보통신과 석사과정  
 [주 관심분야] 초고주파 회로설계, 전력증폭기 설계

양 승 인



1974년: 서울대학교 (공학사)  
 1976년: 한국과학기술원 (공학석사)  
 1987년: 한국과학기술원 (공학박사)  
 1990년~1999년: 한국통신기술협회 RSG 연구위원회 의장  
 1996년~1999년: 한국전자과학회 학술이사

2000년~2003년: 한국전자과학회 부회장  
 2004년~2005년: 한국전자과학회 회장  
 2006년~현재: 한국전자과학회 명예회장  
 현재: 숭실대학교 공과대학장, 정보통신전자공학부 교수  
 [주 관심분야] 초고주파 회로설계, 전력증폭기 설계 · 위상 잡음 최소화 연구, 전자파산란 해석