대한전자공학회논문지SD (Journal of the Institute of Electronics Engineers of Korea SD)

대한전자공학회 (The Institute of Electronics and Information Engineers)
권호 표지

자동 온도 보상 기법을 이용한 CMOS 내부 전원 전압 발생기

CMOS Voltage down converter using the self temperature-compensation techniques

  • 손종필 (고려대학교 전자컴퓨터공학과) ;
  • 김수원 (고려대학교 전기전자전파공학부)
  • 발행 : 2006.12.25
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

본 논문에서는 자동 온도 보상 기법을 사용한 on-chip CMOS 내부 전원 전압 발생기를 제안하였다. PMOSFET의 경우, 게이트 바이어스 저압에 따라 온도의 변화에 대한 소오스-드레인간 전류 특성이 달라진다. 제안된 내부 전원 전압 발생기는 서로 다른 게이트 바이어스 전압에 두 개의 PMOSFET를 놓고, 이의 온도에 대한 서로 상이한 소오스-드레인간 전류 특성을 이용하여 내부 전원 전압 발생기 전체의 온도 의존도를 줄였다. 제안된 회로는 동부-아남 $0.18{\mu}m$ 공정을 이용하여 제작되었으며 측정 결과로 내부 전원 전압은 $-10^{\circ}C{\sim}100^{\circ}C$의 범위에서 $-0.49mV/^{\circ}C$의 온도 의존도를 보였으며 $2.2V{\sim}4.0V$의 동작 범위에서 외부 전압에 대하여 내부 전원 전압의 변화는 6mV/V를 나타내었다. 전체 전류소모는 $1.1{\mu}A@2.5V$로 저전력을 구현할 수 있었다.

An on chip voltage down converter (VDC) using the self temperature-compensation techniques is proposed. At a different gate bias voltage, PMOSFET shows different source to drain current characteristic according to the temperature variation. The proposed VDC can reduce its temperature dependency by the source to drain current ratio of two PMOSFET with different gate bias respectively. Proposed circuit is fabricated in Dongbu-anam $0.18{\mu}m$ CMOS process and experimental results show its temperature dependency of $-0.49mV/^{\circ}C$ and external supply dependency of 6mV/V. Total current consumption is only $1.1{\mu}A@2.5V$.

키워드

참고문헌

  1. Q. Zhou, M. Yu, J. Ma and Y. Ye, 'On-Chip DC-DC Voltage Down Converter for low-power IC Chip', 6th International Conference On ASIC(ASICON 2005), Vol.1, pp. 646-650, Oct. 2005 https://doi.org/10.1109/ICASIC.2005.1611332
  2. E. Kussener, H. Barthelemy, A. Kaiser, A. Roberts, and A. Malherbe, 'New Regulated Voltage down converter based on modified band-gap cells', Proceedings of the 26th European Solid-State Circuits Conference (ESSCIRC '00, pp. 304 - 307, Sept. 2000
  3. K. Ishibashi, K. Sasaki and H. Toyoshima, 'A Voltage Down Converter with Submicroampere Standby Current for Low-Power Static RAM's', IEEE Journal of Solid-State Circuits, Vol.27, Issue 6, pp. 920-926, Jun. 1992 https://doi.org/10.1109/4.135336
  4. S. Jou and T. Chen, 'On-chip voltage down converter for low-power digital system', IEEE Transactions on Circuits and Systems II: Express Briefs, Vol. 45, Issue 5, pp. 617 - 625, May 1998 https://doi.org/10.1109/82.673644
  5. J. Sim, H. Yoon, K Chun, H. Lee, S. Hong, K Lee, J. Yoo, D. Sea and S. Cho, 'A 1.8-V 128-Mb Mobile DRAM with Double Boosting Pump, Hybrid Current Sense Amplifier, and Dual-Referenced Adjustment Scheme for Temperature Sensor', IEEE Journal of Solid-State Circuits, Vol. 38, Issue 4, pp.631-640, Apr. 2003 https://doi.org/10.1109/JSSC.2003.809514
  6. 유희준, 'DRAM Design', 홍릉출판사, pp. 222-225, 1996
  7. Y. Taur and T. H. Ning, 'Fundamentals of Modem VLSI Devices', Cambridge University Press, pp. 129-132, 1998
  8. T. Sakurai and A. R. Newton, 'Alpha-power law MOSFET model and its applications to CMOS inverter delay and other formulas', IEEE Journal of Solid-State Circuits, Vol. 25, Issue 2, pp. 584-594, Apr. 1990 https://doi.org/10.1109/4.52187
  9. S. Yoo, E. Haq, S. Lee, Y. Choi, S. Cho, N. Kang and D. Chin, 'Variable Vcc design techniques for battery-operated DRAM's', IEEE Journal of Solid-State Circuits, Vol. 28, Issue 4, pp 490-498, Dec. 1989 https://doi.org/10.1109/4.210034
  10. C. Mazure and M. Orlowski, 'Guidelines for Reverse Short-Channel Behavior', IEEE Electron Device Letters, Vol. 10, Issue 12, pp. 556 - 558, Dec. 1989 https://doi.org/10.1109/55.43138