Model Composition Methodology for High Speed Simulation

고속 시뮬레이션을 위한 모델합성 방법

DEVS formalism is advantageous in modeling large-scale complex systems and it reveals good readability, because it can specify discrete event systems in a hierarchical manner. In contrast, it has drawback in that the simulation speed of DEVS models is comparably slow since it requires frequent message passing between the component models in run-time. This paper proposes a method, called model composition, for simulation speedup of DEVS models. The method is viewed as a compiled simulation technique which eliminates run-time interpretation of communication paths between component models. Experimental results show that the simulation speed of transformed DEVS models is about 18 times faster than original ones.

DEVS 형식론은 이산사건 시스템의 구조를 계층적으로 나타낼 수 있기 때문에 복잡한 시스템을 모델링 하기에 적합하며, 가독성이 좋기 때문에 유지 보수에 유리한 장점이 있다. 반면에, 계층적인 모델의 구조는 시뮬레이션 실행 시에 빈번한 메시지 전달을 야기 시켜 시뮬레이션 속도가 저하되는 단점이 있다. 본 논문에서는 계층적인 DEVS 모델들을 하나로 합성하여 빈번한 메시지 전달을 방지하고 시뮬레이션 실행 속도를 개선할 수 있는 모델 합성법을 제안한다. 제안한 방법은 시뮬레이터 실행코드를 생성하기 이전에 구성 모델들 간의 메시지 전달 관계를 해석하여 실행시간에는 모델 해석과정을 생략하도록 하는 기법으로 기존의 모델 수평화 기법보다 훨씬 뛰어난 속도 향상 결과를 보인다. 제안한 방법의 효용성을 보이기 위해 실험을 통하여 시뮬레이션 속도가 18배 정도 개선될 수 있음을 보인다.