Journal of the Korea Institute of Information and Communication Engineering (한국정보통신학회논문지)

The Korea Institute of Information and Commucation Engineering (한국정보통신학회)
권호 표지

Analysis of Dimension Dependent Subthreshold Swing for FinFET Under 20nm

20nm이하 FinFET의 크기변화에 따른 서브문턱스윙분석

  • 정학기 (군산대학교 전자정보공학부)
  • Published : 2006.10.31
Download PDF
⟨ Previous Next ⟩

Abstract

In this paper, the subthreshold swing has been analyzed for FinFET under channel length of 20nm. The analytical current model has been developed , including thermionic current and tunneling current models. The potential distribution by Poisson equation and carrier distribution by Maxwell-Boltzman statistics are used to calculate thermionic emission current and WKB(Wentzel-Kramers-Brillouin) approximation to tunneling current. The cutoff current is obtained by simple adding two currents since two current is independent. The subthreshold swings by this model are compared with those by two dimensional simulation and two values agree well. Since the tunneling current increases especially under channel length of 10nm, the characteristics of subthreshold swing is degraded. The channel and gate oxide thickness have to be fabricated as am as possible to decrease this short channel effects, and this process has to be developed. The subthreshold swings as a function of channel doping concentrations are obtained. Note that subthreshold swings are resultly constant at low doping concentration.

본 연구에서는 20m이하 채널길이를 가진 FinFET에 대하여 문턱 전압이 하에서 서브문턱 스윙을 분석하였다. 분석을 위하여 분석 학적 전류모델을 개발하였으며 열방사 전류 및 터 널링 전류를 포함하였다. 열방사전류는 포아슨 방정식에 의하여 구한 포텐셜분포 및 맥스월-볼쯔만통계를 이용한 캐리어분포를 이용하여 구하였으며 터널링전류는 WKB(Wentzel-Kramers-Brillouin) 근사를 이용하였다. 이 두 모델은 상호 독립적이므로 각각 전류를 구해 더 함으로써 차단전류를 구하였다. 본 연구에서 제시한 모델을 이용하여 구한 서브문턱스윙 값이 이차원시뮬레이션 값과 비교되었으며 잘 일치함을 알 수 있었다. 분석 결과 10nm이하에서 특히 터널링의 영향이 증가하여 서브문턱스윙특성이 매우 저하됨을 알 수 있었다. 이러한 단채널현상을 감소시키기 위하여 채널두께 및 게이트산화막의 두께를 가능한 한 얇게 제작하여 야함을 알았으며 이를 위한 산화공정 개발이 중요하다고 사료된다. 또한 채널도핑 변화에 따른 서브문턱 스윙 값을 구하였으며 저도핑영역에서 일정한 값을 가지는 것을 알 수 있었다.

Keywords

References

  1. S. Xiong and J. Bokor, 'Sensitivity of Double-Gate and FinFET Devices to Process Variations,' IEEE Trans. Electron Devices, vol. 50, no.11, pp.2255-2261, 2003 https://doi.org/10.1109/TED.2003.818594
  2. A.Rahmam, J.Guo, S.Datta, M.S.Lundstrom, 'Theory of Ballistic Nanotransistors,' IEEE Trans. Electron Devices, vol. 50, no.9, pp.1853-1864, 2003 https://doi.org/10.1109/TED.2003.815366
  3. H.Liu, Z.Xiong, J.K.O.Sin, 'Implementation and Characterization of the Double-Gate MOSFET Using Lateral Solid-Phase Epitaxy,' IEEE Trans. Electron Devices, vol. 50, no.6, pp.1552-1555, 2003 https://doi.org/10.1109/TED.2003.813332
  4. H.R.Huff and P.M.Zeitzoff, 'The Ultimate CMOS Device:A 2003 Perspective,' the 2003 International Conference on Characterization and Metrology for ULSI Technology, pp.1-16, Austin,Texas, 2003
  5. 정학기, '나노구조 이중게이트 MOSFET에서 터널링이 단채널효과에 미치는 영향' 한국해양정보통신학회 논문집, vol. 10, no.3, pp.479-485, 2006
  6. M.Stadele, 'Influence of source-drain tunne -ling on the subthreshold behavior of sub-10mn double-gate MOSFETs,' Proc. ESSDER, pp.135-138, 2002
  7. D.Munteanu and J.L.Autran, 'Two-dimensional modeling of quantum ballistic transport in ultimate double-gate SOl devices,' Solid-State Electronics, vol.47, pp.1219-1225, 2003 https://doi.org/10.1016/S0038-1101(03)00039-X
  8. B.Yu,L.Chang, S.Ahmed, H.Wang, S.Bell, C.Yang, C.Tabery, C.Ho, Q.Xiang, T.King, J.Bokor, C.Hu, M.Lin, D.Kyser, 'FinFET Scaling to 10mn Gate Length,' IEDM, SanFrancisco, CA, 2002
  9. H.K.Jung and S.Dimitrijev, 'Analysis of Subthreshold Carrier Transport for Ultimate Double Gate MOSFET,' IEEE Trans. Electron Devices, vol. 53, no.4, pp. 685-691, 2006 https://doi.org/10.1109/TED.2006.870282