

# KIPA IT-SoC사업단

## IP기술 지원 안내

### ❖ 지원개요

사업성 파급효과가 큰 상용IP를 도입하여 공동 활용 할 수 있도록 지원

### ❖ 지원대상

IT SoC 개발관련 중소벤처 시스템 및 설계전문 기업, 연구기관, 설계실습 참여대학

### ❖ 지원내용

지원형태	지원내용(전달물 내용)	비고
Soft IP	공통사항 : Documentation, Testbench, Top Block RTL Source - Verilog : Encryption Code(Cadence) - VHDL : Compiled Code(Modelsim)	
Hard IP	Simulation Model, Phantom GDS-II, Documentation	ARM core
	국내 파운드리와 연계하여 Hard IP 지원	'05년 신규
맞춤형 IP	SoC시제품개발 지원 및 IP 도입 지원 (IP비용 지원: IP 비용의 50% 범위)	'05년 신규

### ❖ 지원절차



## ❖ IT-SoC사업단 IP 보유현황

구분	공급사	IP명	비고
상용 IP	ARM	Core 2종 (ARM922T, ARM926EJ)	시제품 제작
		PrimeCell 16종 (UART, SMC, SDRC, RTC, GPIO, SSPMS, SCI, DCDC, AACI, KMI, DMAC, VIC, EBI, CLCDC, MPMC, MMC)	
		ADK(AMBA Design Kit) 1종	
	Mentor	Processor 1종 (Turbo8051)	양산 가능
	FTD	Interface 3종 (IEEE1394 Link layer Controller, PCI 33MHz/32bit Master/Target, USB 1.1 Function Core)	양산 가능
		CAST	Encryption 1종 (AES Encryption Core)
	Interface 2종 (PCI 66MHz/64bit, Ethernet MAC)		
글로벌텍스	Interface 1종 (USB 2.0 Device Controller)	양산 가능	
회원등록 IP	국내 SoC 설계기업	넥실리온 등 154종	Catalog 서비스
총 27종			


## ❖ IP지원 세부내역

IP종류	지원사항	공통사항
ARM Core	<ul style="list-style-type: none"> <li>○ 500개까지 시제품 제작 가능하며, 500개 이상의 양산 경우에는 해당기업이 ARM과 별도의 라이선스 계약 필요</li> <li>○ 공정 Technology: 0.18<math>\mu</math>m</li> <li>○ Hard IP(GDS-II)</li> <li>○ Back-End 설계 : ATAP(ARM자정디자인하우스)</li> <li>○ 지원 파운드리 : <ul style="list-style-type: none"> <li>· ARM922T : 동부아남, SMIC, TSMC, UMC</li> <li>· ARM926EJ : TSMC, UMC</li> </ul> </li> </ul>	<ul style="list-style-type: none"> <li>○ 해당기업은 시제품 제작 종료 후, IP 관련 전달물을 폐기하고 그 사실을 KIPA에 통지</li> <li>○ 해당 기업에 단일 품목에 한해서만 sub-license 가능</li> </ul>
PrimeCell ADK	<ul style="list-style-type: none"> <li>○ 1,000개까지 시제품 제작 가능하며 1,000개 이상의 양산 경우에는 해당기업이 ARM과 별도의 라이선스 계약 필요</li> <li>○ 업체에 대한 IP 지원 방법 <ul style="list-style-type: none"> <li>· VHDL 경우, ModelSim Simulator로 compile 하여 제공</li> <li>· Verilog 경우, encryption 하여 제공</li> <li>· KIPA가 표준 합성 script를 해당 기업에 제공</li> </ul> </li> <li>○ VHDL/Verilog 지원 가능</li> <li>○ ADK : Verilog 지원</li> </ul>	
USB Ethernet MAC PCI IEEE1394 AES	<ul style="list-style-type: none"> <li>○ 각 IP 공급사에 IP 1종당 250만원 지불</li> <li>○ VHDL 또는 Verilog</li> <li>○ 양산시 로열티 없음</li> </ul>	
Turbo8051	<ul style="list-style-type: none"> <li>○ VHDL/Verilog 모두 지원</li> <li>○ 양산시 로열티 없음</li> </ul>	

# 한국소프트웨어진흥원 IT-SoC사업단 IT-SoC 산업센터

IT-SoC사업단에서는 SoC 개발 기반기술에 필요한 고성능·고가의 EDA/IP/파운드리/시험 등 종합인프라를 구축하여 One Stop Service 체제로 중소벤처기업을 지원하고 있습니다. 또한 산학협력공동연구실과 EDA/IP기술지원센터를 설립하여 선택과 집중 지원으로 중소벤처 성장기업 육성 및 SoC 산업 활성화에 그 역할을 다하고 있습니다. IT-SoC산업센터 홈페이지 [www.software.or.kr/itsoc](http://www.software.or.kr/itsoc) (구\_www.asic.net)을 방문하시면 더욱 자세한 지원내용을 검색하실 수 있습니다.

www.software.or.kr/itsoc





# 2005년도 SoC 시제품 개발 지원 안내

## ❖ 지원개요

정보통신기기 및 부품 개발에 필요한 IT SoC 개발을 위한 파운드리회사와 긴밀한 협력체계를 구축하여 적기에 저렴한 비용으로 SoC 개발을 할 수 있도록 SoC 제작 서비스 및 개발비용을 지원함

## ❖ 지원내용

### ○ 지원범위

- IT SoC 시제품 개발에 소요되는 신청비용의 50% 이내에서 정부지원금 지원
- 지원 비용 : IP 비용, 후반부설계 비용, 제작(마스크, Fab) 비용, 패키지 비용을 선택 신청
- 협력 파운드리 : 동부아남반도체, 매그나칩반도체, 삼성전자, 한국전자통신연구원

### ○ 지원대상 : IT SoC 개발관련 중소벤처 시스템 및 설계전문 기업, 대학, 연구기관

### ○ 개발방법 : 개별제작(Single Run) 및 셔틀제작(Multi Project Wafer)

### ○ 신청방법 : IT SoC 개발지원신청서 및 IT SoC 개발규격서 제출(상세 내용은 홈페이지 참조)

### ○ 지원방법 : 분기별(3월, 6월, 9월) 신청 접수 및 전문가 심의위원회 심사, 선정

### ○ 추진일정 계획

구분	수요조사	신청접수	심의선정	계약체결	비고
1차	3.1 ~ 3.31	3.7 ~ 3.31	4월 15일	선정 통보 후 3개월 이내	예산범위 내에서 2차 지원으로 조기 마감될 수 있음
2차	5.1 ~ 6.30	6.1 ~ 6.30	7월 15일		
3차	8.1 ~ 9.30	9.1 ~ 9.30	10월 15일		


### ○ 파운드리, 지원공정 및 지정 디자인하우스

파운드리	지원 공정					디자인하우스
	0.5 $\mu$ m	0.35 $\mu$ m	0.25 $\mu$ m	0.18 $\mu$ m	0.13 $\mu$ m	
동부아남반도체	-	-	지원	지원	지원	슬림텍
매그나칩반도체	지원	지원	지원	지원	-	매커스, 아이앤씨테크놀로지, 아이칩스, 이디텍, 이엠디티, 파인스,
삼성전자	-	지원	지원	지원	-	다윈텍, 씨앤에스테크놀로지, 알파칩스
한국전자통신연구원	GaAs MESFET, PHEMT					

- 개별제작의 경우 파운드리가 보유한 모든 공정기술(CMOS 로직 공정, Analog/RF CMOS 공정, 고전압 공정) 지원 가능함(셔틀제작 일정은 별도 공지)

○ KIPA IT-SoC사업단 홈페이지 [www.software.or.kr/itsoc](http://www.software.or.kr/itsoc)

○ 문의처 : SoC산업기술팀 (Tel : 02-2142-1320, E-mail : isjang@software.or.kr)



# KIPA IT-SoC 사업단 교육강좌

## 2005년도 상반기 단기설계교육 일정

### 2005년 4월 ~ 7월

교육일정은 강사 사정에 의해 변경될 수 있습니다.

#### SoC 최신 기술동향 교육(6층 세미나실)

번호	강좌명	강의일정	강사	수강료	소속
1	지상파 DMB(디지털오디오방송) 및 위성 DMB기술	4.21~22(2일)	서종수 교수	40,000	연세대학교
2	OLED 구동 기술 및 구동 회로	5.9~10(2일)	권오경 교수	40,000	한양대학교
3	TFT-LCD 구동 기술 및 구동 회로	5.12~13(2일)	최병덕 교수	40,000	한양대학교
4	RF 기본	5.19~20(2일)	김복기 교수	40,000	IT-SoC사업단/광운대
5	H.264 비디오 압축 기술과 DMB 응용 사례	5.24~25(2일)	김응태 교수	40,000	산업기술대학교
6	광대역 CMOS RFIC 설계	6.2~3(2일)	이창석 교수	40,000	한밭대학교

#### 설계 실습

번호	강좌명	강의일정	강사	수강료	소속
1	Altera FPGA를 이용한 회로설계	4.18~20(3일)	엔지니어	30,000	MJL
2	VHDL을 이용한 회로설계 및 응용	4.25~27(3일)	박현철 교수	60,000	산업기술대
3	CIS(Cmos Image Sensor) 설계 기술	4.25~28(4일)	강영진 사장	80,000	다빛다인
4	Xilinx FPGA를 이용한 회로설계 및 실습	4.26~28(3일)	엔지니어	60,000	매커스
5	Verilog-HDL을 이용한 회로설계	4.27~29(3일)	조경순 교수	60,000	한국외국어대
6	고성능 메모리 구조 및 설계	5.16~18(3일)	정진용 교수	60,000	포항공대
7	SoC설계 언어	5.24~26(3일)	강준우 교수	60,000	한국외대
8	VHDL을 이용한 회로설계 및 응용	5.25~27(3일)	박현철 교수	60,000	산업기술대
9	지능형 로봇 제어 시스템 I	5.30~31(2일)	연구소장	20,000	ADTEC
10	지능형 로봇 제어 시스템 II	6.1~2(2일)	연구소장	20,000	ADTEC
11	고성능 DLL/PLL 설계	6.1~3(3일)	강진구·김철우 교수	60,000	인하대
12	Altera FPGA를 이용한 회로설계	6.8~10(3일)	이재철	30,000	MJL
13	아날로그 회로 설계실습	6.9~10	임신일 교수	40,000	서경대
14	Verilog-HDL을 이용한 회로설계(중고급)	6.14~16(3일)	조경순 교수	60,000	외대
15	Xilinx SoC World	6.14~16(3일)	엔지니어	30,000	Insight Korea
16	ADS를 이용한 MMIC 설계	6.14~16(3일)	엔지니어	60,000	Agilent Korea
17	ARM Compiler & Debugger 교육	6.21~22(2일)	엔지니어	40,000	ARM Korea

· 장소 : 서울시 송파구 가락동 10번지 신도빌딩 IT-SoC아카데미 5~7층 교육장  
 · 신청방법 : 홈페이지 (www.software.or.kr/itsoc) 을 통하여 신청  
 · 교육대상 : 전자정보통신 관련업체의 엔지니어 또는 개인 (전자 정보통신분야 전공자)  
 · 문의 : 02-2142-1133, 1252



## ❖ 설계 톨 교육

번호	강좌명	강의일정	강사	수강료	소속
1	ModelSim	3.17~18(2일)	박성철 과장	20,000	Mentor Korea
2	Calibre DRC/LVS - Using	3.23~24(2일)	김훈 부장	20,000	Mentor Korea
3	Design For with DFTC	3.29~31(3일)	구교락 과장	30,000	Synopsys Korea
4	Synplify PRO Beginner and Advanced Course	3.30~ 31(2일)	엔지니어	20,000	Synplicity Korea
5	DFT	4.14~15,(2일)	박성철 과장	20,000	Mentor Korea
6	Calibre DRC/LVS - Using	4.14~15,(2일)	김봉준 과장	20,000	Mentor Korea
7	IC Station=Accelerating Your Productivity	4.20~22,(3일)	성영섭 차장	30,000	Mentor Korea
8	ADS Fundamental Training	4.20~21,(2일)	엔지니어	20,000	Agilent Korea
9	Novas Debugging Solution Training	4.22(1일)	김수진	10,000	KT Design
10	Laker Full Custom Layout Editor Training	4.26(1일)	이일권	10,000	KT Design
11	Astro P&R Tool 교육	4.26~28(3일)	Jun. Kwon	30,000	Synopsys Korea
12	PrimeTime:Chip=Level STA	5.2~4,(3일)	S.K. Lee	30,000	Synopsys Korea
13	Seamless Co=Verification	5.3~4,(2일)	정석만 대리	20,000	Mentor Korea
14	Virtuoso Layout Editor	5.3~4,(2일)	Engineer	20,000	Cadence
15	Calibre DRC/LVS - Using	5.9~10,(2일)	김훈 부장	20,000	Mentor Korea
16	ATPG with TeraMax	5.10~11,(2일)	구교락 과장	20,000	Synopsys Korea
17	Pads 톨 사용법 교육	5.10~13,(4일)	김안국 과장	80,000	ED&C
18	Calibre DRC/LVS - Rule Writing	5.11~13,(3일)	김봉준 과장	30,000	Mentor Korea
19	Chip Synthesis(DC=Expert)	5.17~19,(3일)	B. J. Lee	30,000	Synopsys Korea
20	Modelsim	5.18~19(2일)	박성철 과장	20,000	Mentor Korea
21	Assertion=Based Verification(ABV with PSL)	5.19~20,(2일)	엔지니어	20,000	Cadence
22	Celtic Crosstalk Analysis	5.23~24,(2일)	엔지니어	20,000	Cadence
23	RFDE Fundamental Training	5.25 ~26 (2일)	엔지니어	20,000	Agilent Korea
24	Layout and Momentum EM Simulation 교육	6.1 ~ 2(2일)	엔지니어	20,000	Agilent Korea
25	NC=Verilog Simulator	6.7~8,(2일)	엔지니어	30,000	Cadence
26	PrimeTime 1	6.7~9,(3일)	S.W. Jeong	30,000	Synopsys Korea
27	Calibre DRC/LVS - Using	6.9~10,(2일)	김훈 부장	20,000	Mentor Korea
28	Astro P&R Tool 교육	6.14~16,(3일)	K.J. Song	30,000	Synopsys Korea
29	0-In Assertion Verification	6.16~17,(2일)	정석만 대리	20,000	Mentor Korea

