특 집 : 전자 패키징 기술 동향

마이크로시스템 패키징에서의 도전성 접착제 접속 기술

김 종 민 · 이 승 목 · 신 영 의

Electrically Conductive Adhesive Bonding Technology for Microsystems Packaging

Jong-Min Kim, Seung-Mock Lee and Young-Eui Shin

1. 서 론

마이크로시스템(microsystems)이란 마이크로 전자(microelectronics), 광학(photonics), RF, 초소형 정밀 기계기술(microelectromechanical systems ; MEMS)과 패키징(packaging) 기술을 바탕으로 초소형화 및 집적화 된 시스템을 말한다. Fig. 1에 나타낸 것처럼 마이크로시스템을 구성하고 있는 기반기술 및 시스템 집적기술은 눈부신 발전을 거듭하고 있으며 자동차, 항만, 우주, 가전제품, 의료, 산업장비 등에 널리 응용됨으로서 그 중요성은 나날이 커지고 있다. 또한, 고집적, 고신뢰성의 마이크로시스템 구축을 위해서는 여러 가지 MEMS 기술로 제작된 복수의 미세부품을 효과적으로 조립, 패키징 할 수 있는 기술이 필요하다. 이러한 패키징 기술로 센서나 컨트롤러, 엑츄에이터로 구성이 되는 서보기구를 이용한 방법들이 있다[1]. 이런 방법은 고정도의 조립을 달성할 수 있지만 구성 장치가 크고 복잡하며 비용이 많이 든다는 단점이 있다. 이외에 자력이나 정전력을 이용한 조립방법[2]이 제안되었지만 부품간의 마찰력, 잔류자력이 노이즈를 발생하거나 정전기로 인한 부품의 파괴의 위험성이 있다. 이에 유체의 표면 장력을 이용한 조립 방법이 제안되었는데 대표적으로 Fig. 2에 나타낸 것과 같이 솔더의 표면장력을 이용한 플립 칩 접속 기구가 폭 넓게 연구되고 있다. 플립 칩 접속 기구는 1969년 IBM[3]에서 개발한 이래 일반적으로 전자부품의 접합에 사용되어 왔다. 하지만 현재 폭넓게 이용되고 있는 Sn-37Pb 공정 솔더는 인체와 환경에 미치는 악영향과 플럭스(flux) 잔사를 제거하기 위한 chloro-flouro-carbon (CFC) 솔벤트(solvent)의 오존층 파괴 등 심각한 환경적 문제를 야기한다. 이로 인해 공정 솔더를 대체할 대체 재료의 개발, 연구가 활발히 진행되고 있다. 이러한 대체 재료로는 크게 두 가지 부류로 납이 함유되지 않은 무연 솔더와 도전성 접착제(Electrically Conductive Adhesive : ECA)로 구분 지을 수 있다. 이 대표적인 대체 재료들 중 도전성 접착제는 일반 솔더에 비해 다음과 같은 장점을 가지고 있다[4].

- 저온 프로세스가 가능 (낮은 열응력)
- 열 피로 특성 향상
- 환경 친화적 (무연, 독성 금속 미함유)
- 프로세스 간이화 (무플럭스, 세척공정 불필요)
- 미세 피치 대응
- 솔더링이 불가능한 재료 및 폭넓은 재료에 사용 가능

위와 같은 잠재적인 우수한 특성으로 인하여 재료뿐만 아니라 PEP (Polymeric Electronic Packaging) 기술 개발이 활발히 진행되고 있다. 본고에서는 차세대 마이크로시스템 패키징의 주요 기술로서 도전성 접착제를 이용한 접속 기술의 동향을 분석하고 그 전망을 살펴보고자 한다.



Fig. 1 Microsystem technologies



Fig. 2 Conventional soldering process

2. 도전성 접착제 접속 프로세스

도전성 접착제는 벌써 70년 넘게 사용되어 오고 있다. 그러나 전통적인 솔더링 영역에서 그리 큰 관심을 끌지 못하다가 앞서 기술한 바와 같이 환경적인 문제로부터 솔더의 주요한 대체 재료로서 많은 재료 개발 및 연구가 진행되고 있다. 이도전성 접착제는 크게 두 종류로 구분할 수 있다. 하나는 전류가 모든 방향으로 흐를 수 있는 등방성 도전성 접착제 (Isotropic Conductive Adhesives : ICAs)와 오직 한 방향 즉 z축 방향으로만 흐를 수 있는 이방성 도전성 접착제 (Anisotropic Conductive Adhesives : ACAs)로 나눌 수가 있다.

2.1 ICAs 접속 프로세스

ICAs는 전자 패키징 산업에서 주로 다이(die)를 붙이는 재료로 사용되어 오고 있다. 주성분은 폴리머(polymer) 기재와 도전 필러(filler) 입자로 구성되어 있다. 이 도전 입자들에 의해 상하 두 단자 사이에 도전 경로가 형성되어야 하므로 일반적으로 30~40 vol%의 필러 입자가 함유되어 있다. 도전 입자의 재료로는 은(Ag), 구리(Cu), 니켈(Ni), 카본(carbon), 금속도금 필러 입자 등이 사용되는데 Table 1에서 보는 바와 같이 거의 대부분의 ICAs에서는 Ag가 가지는 낮고 안정된 저항률 (1.6$\mu\Omega$ cm)과 산화물의 도전특성 때문에 Ag를 도전 필러 입자로 사용하고 있다. 도전 필러 입자의 형상은 구형과 많은 점·면 접촉을 위하여 플레이크(flake) 형상의 입자를 사용하고 있다[5]. 또한 ICAs의 주 기재는 다른 기재에 비해 열적, 물리적, 화학적 특성이 우수한 특성을 가진 열경화성 수지 (주로 epoxy)가 주로 사용되고 있다. 아크릴이나 폴리이미드, 실리콘 형태의 ICAs들의 종류도 있지만 상대적으로 전기적 특성이 나쁘고 프로세스가 어렵다. 근래에 나노입자를 이용한 새로운 재료가 개발되고 있으나 이 역시 전기적 특성을 더 향상시킬 필요가 있다. 그러나 이러한 ICAs들은 솔더 접합에 비해 낮은 도전성, 불안정한 접촉 저항, 낮은 접합 강도, Ag 마이그레이션(migration) 등의 커다란 단점을 가지고 있다[6]. 이런 단점을 극복하고자 도전 입자 재료로 Ag 입자와 솔더 입자를 혼합한 재료, Cu 입자와 솔더, Sn이 도금된 Cu 입자, Ag가 도금된 Cu를 사용한 재료가 개발되기도 하였다. 또한, 최근에 저융점 솔더 합금 입자 (Cu, Zn, Ag, Cd, In, Sn, Au, Pb, Bi와 그 합금) (Fig. 3)만을 채용한 새로운 형태의 ICA 재료가 개발[7]되는 등 솔더 입자의 낮은 융점을 이용한 새로운 개념의 도전성 접착제 개발을 통하여 전기적, 화학적, 기계적 접합 특성을 향상시키려는 연구가 꾸준히 진행되고 있다.

2.1.2 ICAs 접속 프로세스

ICAs의 접속 프로세스는 일반적으로 다음과 같이 나타낼 수 있다.

(1) ICAs를 전기적인 연결이 요구되는 금속패드 위에만 국부적으로 도포한다.
(2) 부품 및 칩을 장착한다.
(3) 열을 가하여 수지를 경화시킨다.

또한 Fig. 4에 ICA 접착 프로세스에 의한 접합부의 형상을 도식화하였다. 그림에서 알 수 있듯이 ICAs는



Fig. 3 Low-melting-point alloy filler (Sn-52In)

Table 1 Main options and applications with ECAs[5]

ECA	Options	Applications
ICA	Epoxy + Ag (also silicones, acrylates, PI) thermoplastics + Ag nanoparticles	die attach on lead frame, board, smart cards Surface mount device on flex Surface mount device on ceramics flip chip
ACA(F)	thermoplastics/thermoset +Ni, Au, Au coated plasic solder(SnBi) filled thermoset double layer UV-acrylates/epoxies	flex to LCD flex to PCB LCD drivers flip chip



Fig. 4 Schematic of isotropic conductive adhesive bonding



Fig. 5 Schematic of stud-wire bonding with ICAs

재료의 특성(전 방향으로 도전)으로 국부적으로 패드 위에 도포하여 경화시킴으로써 기재의 경화 수축에 의한 ICAs 내부의 도전입자 사이의 물리적 접촉에 의해 도전이 이루어진다. 따라서 접속부의 전기 저항은 입자의 분포 및 형상, 함유율 (percolation theory), 기재의 경화 특성 등과 밀접한 관련을 가진다. 일반적으로 ICAs의 사용에 있어 가장 큰 문제점은 솔더링의 솔더와 금속 패드와의 반응에 의한 금속학적(metallurgical) 접합에 비해 입자 간의 물리적 접촉에 의한 도전으로 접촉 저항이 크다는 것이다. 그밖에 불안정한 전기적 특성 및 Ag 마이그레이션(migration) 등도 문제점으로 지적되고 있다. 근래 이러한 문제점을 보완하기 위해 새로운 다양한 도전성 접착제 접합 프로세스가 개발되고 있다. 이러한 접합 프로세스 중 Fig. 5에 나타낸 바와 같이 Ag 마이그레이션을 막기 위해 20%의 palladium을 포함한 silver-palladium 합금을 이용한 접착제를 이용한 stud-wire 접속 프로세스가 개발되기도 하였다[8]. 이 프로세스는 기존의 ball bonder를 이용하여 Au stud bump를 제작하여 bump에 ICA를 도포하여 접합하는 방식이다. 또한, 큰 접속 저항 등의 전기적인 문제점을 솔더링의 장점 (금속학적 결합 등)과 도전성 접착제의 장점 (낮은 접합 온도 등)을 살린 접속 프로세스로 ICA에 Ag 필러 입자와 저융점 합금 필러 입자를 혼합하여 기재가 완전 경화되기 전에 저융점 재료를 충분히 용융시켜 단자와 Ag 필러, Ag 필러 간에 젖음(wetting)으로써 금속학적 결합을 통해 전기적 특성을 향상시키고 있다[9](Fig. 6(a)). 또한 금속필러 위에 저융점 재료를 도금하여 저융점 재료의 용융에 의한 금속학적 결합을 이용한 사례도 보고되었다[10]. (Fig. 6(b)) 최근 저융점 합금 입자만을 이용하여 용융된 필러간의 합일성(coalescence)과 젖음 특성을 이



Fig. 6 Schematic of hybrid of solder and conductive adhesive bonding



Fig. 7 Schematic of isotropic conductive adhesive bonding

용한 접속 프로세스[11](Fig. 6(c))도 보고되고 있고, 실제 접합부의 단면 사진을 Fig. 7에 나타내었다.

2.2 ACAs 접속 프로세스

2.2.1 ACAs

ACAs는 Table 1에서 보는바와 같이 LCD와 구동용 TCPs(Tape carrier packages)의 접속, 플렉시블 케이블 (flexible cable)과 LCD 및 기판과의 접속 등을 위한 접착 재료로서 연구, 개발이 가속화 되고 있다.

이러한 ACAs의 형태로 ACF(Anisotropic Conductive Film)과 ACP (Anisotropic Conductive Paste)로 구분 지을 수 있다. 먼저 ACF는 릴(reel)에 감길 때 서로 부착이 되지 않도록 취급을 용이하게 하기 위한 분리 film이 부착된 film형태를 하고 있다. 따라서 ACFs는 일반적으로 두 개의 층으로 구성 되어있다. 이와는 달리 ACPs는 페이스트(paste) 형태로 되어 있어 프린트 또는 도포(dispensing)하여 사용 할 수 있는 재료이다.

ACAs에는 굉장히 다양한 종류의 도전 입자를 사용하고 있는데 Au 입자, Au가 도금된 금속(Ni, titanium oxide 등) 입자, Au가 도금된 플라스틱(acrylic rubber, polystyrene 등) 입자와 앞선 입자들 위에 프로세스 중에 쉽게 파괴되고 녹을 수 있는 절연막을 입힌 입자, 솔더(Bi, Sn-58Bi 등) 입자 등을 함유한 ACAs가 개발 되고 있다. 이런 도전 입자들의 함유량에 따라 개방(open), 단자 사이에 필러 입자들의 가교(bridging)에 의한 단락(short)이 발생 할 수 있으므로 일반적으로 ICAs의 필러 입자 함유량에 비해 적은 5~10 vol%의 필러 입자가 함유되어 있다.

2.2.2 ACAs 접속 프로세스

ACAs의 접속 프로세스는 일반적으로 다음과 같이 나타낼 수 있다.

(1) ACAs 적당량을 기판위에 전체적으로 도포한다.
(2) 부품 및 칩을 장착한다.
(3) 열과 압력을 가하여 수지를 경화시킨다.

또한 Fig. 8에 ACA에 의한 접속 프로세스를 도식화 하였다. 그림에서 알 수 있듯이 전극 사이의 도전은 전극 패드 위에 갇혀진 도전 입자에 의해 이루어지는 것을 알 수 있다. 따라서 최종적인 접합부의 도전성은 패드위의 평균 필러 입자 수, 필러 입자의 압축정도 등에 의해 결정된다. 이런 접합부의 성능에 영향을 미치는 주요 변수는 다음과 같이 정리할 수 있다[12].

- 접합 온도와 시간
- 접합 압력과 압력 분포
- 보드(board) 및 범프(bump) 평탄도
- 필러 입자 분산도 및 크기 분포

Fig. 8에 나타낸 것처럼 접합부의 전기적 특성을 향상시키기 위한 여러 형태의 접속 프로세스가 개발되었다. 비반응(non-reactive) 접속 프로세스[13]에서는 솔더 필러 입자와 접촉할 단자에 솔더와 금속학적으로 적합한 즉, 금속간 화합물을 형성하지 않도록 얇은 금속막이 도금되어 단자 사이에 압착된 솔더와 단자 사이의 상호확산에 의해 접합부를 형성하여 전기적 특성 향상을 꾀하고 있다.(Fig. 9(a)) Fig. 9(b)는 금속 도금층 위에 절연층 (약 10nm)을 형성한 필러 입자를 이용한 접속 프로세스[14]를 도식화한 것이다. 이 절연층은 접합



Fig. 8 Schematic of anisotropic conductive adhesive bonding



(a) Non-reactive bonding technology (b) Casio "Microconnector" technology



(c) Double-layer ACF bonding technology

Fig. 9 Schematics of variable anisotropic conductive adhesive bonding technology

온도와 압력이 가해질 때 단자 사이에서 파괴되며 나머지 필러 입자는 이 절연층이 남아 있게 된다. 따라서 도전 입자간의 접촉에 의한 인접 단자간의 단락을 방지하여 미세 피치의 고밀도 실장에 적용할 수 있는 뛰어난 기술로 평가받고 있다. Fig. 9(c)는 도전입자가 포함되지 않은 층과 포함된 층으로 구성이 된 이층(double-layer) 접속 프로세스[15]를 도식화한 것이다. 이 프로세스는 칩 범프 간 공간이 도전입자가 포함되지 않은 접착제로 채워지고 단층(single-layer) ACF에 비해 단자 사이에 효과적으로 필러를 구속시키며, 이 갇혀진 필러 입자의 수를 늘려 전기적 특성 향상을 꾀하고 있다. 이 밖에도 접합부의 전기적, 기계적 특성 등을 향상시키고자 다양한 필러의 형상 및 접속 프로세스에 대한 연구, 개발이 가속화되고 있다.

3. 요 약

전자패키징을 포함한 마이크로시스템 패키징의 재료 및 어셈블리 기술에 관련한 도전성 접착제 및 접속 기술을 개략적으로 소개하였다. 이와 같은 도전성 접착제 및 접속 기술은 종래 사용되어 왔던 Pb 솔더의 환경, 인체에의 악영향 등으로 인한 무연(Pb-free) 솔더의 개발과 함께 차세대 솔더의 대체 재료 및 접속 기술로서 주목받고 있다. 도전성 접착제는 이미 반도체 집적회로를 기판에 접합하는 등 널리 사용되고 있지만 최근 도전성 접착제에 대한 수요와 시장 규모가 증가하는 추세이며 더 나아가 그 응용 범위가 점차로 확대되어 가고 있다. 특히 국제적 규약에 의한 무연 솔더의 사용이 의무화됨에 따라 전기적 접속성, 열 도전성, 접합성 등 기존 솔더에 버금가는 특성을 확보하기 위한 새로운 재료의 개발 및 공정에 대한 연구가 필요하다. 선진국에서는 이러한 기술의 필요성을 인식하고 많은 연구 인력, 시설 및 정보 공유 등을 통해 활발한 투자와 연구개발이 진행되고 있다. 이에 한국에서도 국제 경쟁력을 향상시키고 차세대 첨단 산업 분야의 신기술 확보를 위해 체계적인 연구 활동을 위한 노력이 절실히 요구된다.

• 김종민(金鍾珉)
• 1972년생
• 중앙대학교 기계공학부 조교수
• 마이크로시스템 패키징
• e-mail : 0326kjm@cau.ac.kr

후 기

본 연구는 한국과학재단 특정기초연구 (R01-2004-000-10572-0)지원으로 수행되었으며, 관계자 여러분께 감사를 드립니다.

참 고 문 헌

1. J. Hesselbach, R. Pittschellis and R. Thoben, Proc. 9th IPES, (1997), 375
2. H. Ota, T. Arai, M. Takeda, H. Narumiya and T. Ohara, Proc. MEMS97, (1997), 209
3. L. F. Miller, IBM J. Res. Develop., **13** (1969), 239
4. D. Wojciechowski, J. Vanfleteren, E. Reese and H.- W. Hagedorn, Microelec. Relia., **40** (2000), 1215
5. J. C. Jagt, IEEE Trans. CPMT-Part A, **21-2** (1998), 215
6. P. G. Harris, Soldering & Surface Mount Technology, **20** (1995), 19
7. J. M. Kim, K. Yasuda, M. Rito and K. Fujimoto, Mater. Trans., **45-1** (2004), 157
8. Y. Bessho, Y. Horio, T. Tsuda, T. Ishida and W. Sakurai, Proc. Int. Microelec. Conf., (1990), 183
9. K. S. Moon, J. Wu and C. P. Wong, IEEE Trans. Components and Packag. Technol., **26-2** (2003), 375
10. S. K. Kang and S. Purushothaman, J. Elec. Mater., **28-11** (1999), 1314
11. J. M. Kim, K. Yasuda and K. Fujimoto, J. Elec. Mater., **33-11** (2004), 1331
12. J. Liu : Conductive Adhesives for Electronics Packaging, Electrochemical Publications Ltd., 1999, 212
13. J. Kivilahti and P. Savolainen, J. Elec. Manufac., **5** (1995), 245
14. Casio, U. S. Patent 5180888, 1993
15. J. H. Lau : Flip Chip Technology, McGraw Hill, 1996, 301

• 이승목(李昇穆)
• 1971년생
• 오사카부립 산업기술총합연구소 연구원
• MEMS, FED. Diamond thin film
• e-mail : smlee@tri.pref.osaka.jp

• 신영의(辛永議)
• 1956년생
• 중앙대학교 기계공학부 교수
• 마이크로시스템 패키징, 마이크로접합
• e-mail : shinyoun@cau.ac.kr