DOI QR코드

DOI QR Code

Enhanced Processor-Architecture for the Faster Processing of Genetic Algorithm

유전 알고리즘 처리속도 향상을 위한 강화 프로세서 구조

  • 윤한얼 (중앙대학교 전자전기공학부) ;
  • 심귀보 (중앙대학교 전자전기공학부)
  • Published : 2005.04.01

Abstract

Generally, genetic algorithm (GA) has too much time and space complexity when it is running in the typical processor. Therefore, we are forced to use the high-performance and expensive processor by this reason. It also works as a barrier to implement real device, such a small mobile robot, which is required only simple rules. To solve this problem, this paper presents and proposes enhanced processor-architecture for the faster GA processing. A typical processor architecture can be enhanced and specialized by two approaches: one is a sorting network, the other is a residue number system (RNS). A sorting network can improve the time complexity of which needs to compare the populations' fitness. An RNS can reduce the magnitude of the largest bit that dictates the speed of arithmetic operation. Consequently, it can make the total logic size smaller and innovate arithmetic operation speed faster.

일반적으로 유전 알고리즘은 전형적인 프로세서에서 수행할 경우 매우 큰 시간 공간 복잡도를 가진다. 따라서 유전 알고리즘 처리를 위해서는 고성능$\cdot$고가격의 프로세서를 필요로 하게 된다. 또한 이것은 유전 알고리즘을 소형 이동 로봇과 같이 비교적 간단한 룰을 필요로 하는 실제 하드웨어에 적용하는데 있어 큰 장벽으로 작용한다. 이러한 문제의 해결을 위해, 본 논문에서는 유전 알고리즘의 신속한 처리를 위해 강화된 프로세서 구조를 보인다. 정렬 네트워크와 residue number system (RNS)를 이용하여 일반적인 프로세서의 구조를 유전 알고리즘의 처리에 효율적이도록 강화할 수 있다. 정렬 네트워크는 유전 알고리즘에 필수적인 해들의 품질 비교를 하드웨어적으로 처리할 수 있게 하여 수행에 요구되는 시간을 줄일 수 있다. RNS는 산술 연산의 속도를 좌우하는 bit 사이즈를 줄여 전체적인 로직의 사이즈를 줄이고, 산술 연산의 처리 속도를 빠르게 할 수 있다.

Keywords

References

  1. 문병로, 유전 알고리즘, 두양사, 2003
  2. 강훈, 심귀보, 지능정보시스템, 브레인코리아, 2003
  3. Han-Ul Yoon, Kyoung-Taik Park, and Kwee-Bo Sim, 'Improvement of processing time using residue number system and sorting network in controller design,' IECON 2004 Computer and control system, pp. 1-6, 2004
  4. H. W. Lang. (2002, Dec 12). Sorting Network. [Online]. Available: http://www.iti.fe-flensburg.de/lang/algorithmen/sortieren/sortineren.htm.
  5. S. Olariu, M. C. Pinotti, and W. Q. Zheng, 'How to sort n Items using a sorting network of fixed I/O size,' IEEE Trans. On Parallel and Distributed Syst., vol. 10, no. 5, pp. 1-12, May, 1999
  6. Behrooz Parhami, Computer Arithmetic, Oxford Newyork, 2000
  7. Young Cheol Cho, Zavarin Gagov, and Wook Hyun Kwon, 'Elavator Group Control with Accurate Estimation of Hall Call Waiting Times', IEEE International Conference on Robotics & Automation, pp. 1-3, 1999