

축약모델을 이용한 HVDC시스템의 안정도 평가

金燦起[†], 林成柱*, 秋鎮夫**

A Stability Estimation Method of HVDC System Using Reduced Model

Chan-Ki Kim, Seong-Joo Lim, and Jin-Boo Choo

요약

본 논문은 HVDC 시스템의 제어기나 제어형태에 따른 HVDC시스템의 안정도를 다루고 있다. HVDC시스템은 제어기 관점에서 PI 또는 PD 그리고 PID 제어기를 가지고 있으며, 각각의 경우는 시스템의 응답이나 안정도를 고려하여 설계되고 있다. 그리고 HVDC시스템은 다른 시스템과 다르게 전압제어기, 전류 제어기 그리고 Alpha 제어기와 같은 다-제어모드로 구성되어 있기 때문에 각각의 경우에 따른 안정도를 구해야한다. HVDC시스템의 안정도를 고려한 제어 개인 튜닝은 HVDC시스템의 제어기를 축약하여 AC계통을 고려한 형태로 구해야하며, PSS/E급에서 해석될 수 있게 하였다. 또한 본 논문에서 구한 제어 개인은 3상 순시해석이 가능한 PSCAD/EMTDC급에서도 안정도를 확인하였다.

ABSTRACT

This paper deals with the HVDC stability according to controller types and control modes. From the viewpoint of controllers, the HVDC system which has PI, PD and PID, is designed considering the system response and stability. Also the HVDC system consists of multi-control modes like voltage control, current control and alpha control. Therefore, the HVDC stability analysis have to consider the above control modes and controller types. In this paper, the reduced model of HVDC control is analyzed in PSS/E(Power System Simulation/Engineering) and PSCAD/EMTDC.

Key Words : HVDC, Control Mode, Control Types, Stability

1. 서 론

사이리스터를 가진 HVDC시스템은 관성이 영(零)이면서 외부 콘덴서로부터 무효전력을 공급받는 발전기이다. 이러한 특성을 가진 HVDC시스템은 발전기와 같은 역할을 하면서도 발전기와 상이한 동특성과 과도

현상을 가지고 있기 때문에 기존의 AC계통에 적용하여 계통현상을 모의하거나, HVDC시스템의 제어 개인을 결정하기 위해서는 HVDC시스템의 특성을 가진 정량화된 모델이 필요하다. 우선적으로, 일반적인 HVDC시스템은 그림 1과 같은 구조로 되어 있으며 각각의 기능은 다음과 같다. 그림 1에서 보여주고 있는 블록도는 HVDC시스템의 하드웨어적인 계층구조를 보여주고 있지만, 이러한 계층 구조는 제어모드에 대한 계층 구조, 그리고 샘플링 타임에 대한 계층구조 그리고 HVDC시스템과 AC계통간의 상호작용에 대한 계층구조를 보여주고 있다. 각 블록에 대한 설명은 다음과 같다.

[†]교신저자 : 정희원, 한전 전력연구원 선임연구원
E-mail : ckim@kepri.re.kr

*정희원, 한국전력공사 송변전처 품질관리팀장

**정희원, 한전 전력연구원 수석연구원

접수일자 : 2004. 8. 2 1차 심사 : 2004. 9. 6

심사완료 : 2004. 9. 13




그림 1 HVDC 시스템 구성도
Fig. 1 HVDC System Configuration

- Master Control :
 - 주파수 운전 모드와 지령 값을 설정.
- Pole Control :
 - 제어 모드에 대한 실행 알고리즘.
- Phase Control :
 - 컨버터 구동 알고리즘 내장.
- Pole Protection :
 - HVDC 시스템의 보호회로.
- VBE(Valve Based Electronics) :
 - 밸브보호 및 사이리스터 점호신호 발생.

그림 1로부터 HVDC시스템의 정량화된 모델을 만들기 전에 HVDC시스템의 계층구조와 시정수 그리고 HVDC시스템의 각 제어계층에서 유발될 수 있는 상호 작용을 분석해 볼 필요가 있다.

그림 2에서 보여주고 있는 것은 HVDC시스템에서 일어날 수 있는 현상을 주파수 별로 그리고 계통이나

컨버터 단으로 나누어 본 것이다. 그림 2는 HVDC를 모의 하는 시뮬레이션이 어느 정도까지 그리고 어느 상태를 모의 할 수 있는지를 보여주며 시뮬레이션과 실측 그리고 조합의 과정을 보여주고 있다. 그림 3은 그림 2에서 보여주는 것 보다는 조금 다른 형태의 블록도로서, HVDC시스템의 제어모드와 제어기형태 그리고 HVDC시스템에서 나타나는 상호 현상(Interaction)을 보여주고 있다. 그림 3을 제어모드 관점에서 바라본다면, 가장 낮은 속도성을 갖는 제어모드는 주파수 제어모드로써 주파수 제어모드는 계통의 Dynamics를 제어하는 것을 목적으로 하기 때문에 주파수 제어기의 샘플링 타임은 10초 이상이 된다. 다음 레벨의 제어모드는 정 전력 제어모드와 정 전류 제어모드로써 이 제어모드에서는 계통의 과도현상을 제어하는 것을 목적으로 하기 때문에 이 제어기의 샘플링 타임은 10ms에서 500ms가 된다.

다음으로, 마지막 레벨의 제어모드는 밸브 점호 제어기로써 이 제어기의 목적은 정확한 밸브의 점호를 목적으로 하기 때문에 이 제어기의 샘플링타임은 1ms 이하가 된다. 따라서 각 레벨의 제어모드는 시스템적으로 분리되어 있으며, 각각의 제어기의 설계도 독립적이다. 그림 3으로부터, 우리가 알 수 있는 사실은, 우리가 HVDC를 모델링하기 위해서는 어떠한 현상을 검토할 것인가에 따라 모델링기법과 샘플링타임이 달라진다. 예를 들어, 계통의 Dynamics를 검토하는 경우에 HVDC를 밸브 레벨까지 상세하게 모델링할 필요가 없으며, 역으로 간략화된 HVDC모델을 이용하여 HVDC의 고조파 현상을 검토할 수는 없다.




그림 2 AC와 DC계통 모델링
Fig. 2 AC/DC Power Transmission Modelling




그림 3 시정수를 고려한 HVDC시스템의 계층 구조
Fig. 3 HVDC Level Structure Considering Time Constant

하위제어기는 무시하고, 상위제어기위주로 모델링한 축약모델이 필요하다.

이러한 축약모델을 만드는데 있어서, 제어기의 축약모델은 아주 중요한 역할을 하는 것으로 만약, 제어기가 정확히 축약되지 않는 경우에는 불필요한 전압안정도문제와 HVDC Recovery 문제를 유발할 수 있다.

본 논문에서 개발하고자하는 축약모델은 HVDC시스템의 점호레벨에서 발생하는 개폐서지와 고조파 불안정과 같은 현상을 검토하는 것이 아니라 PSS/E급에서 사용하거나 HVDC시스템과 연계된 발전기와 저주파진동 그리고 HVDC시스템의 제어개인 안정도를 검토하기 위한 수준의 축약모델을 의미한다.




그림 4 AC와 DC계통 모델링
Fig. 4 AC/DC Power Transmission Modelling




그림 5 AC/DC전력계통의 벡터도
Fig. 5 Vector diagram of AC/DC power transmission system

따라서 HVDC를 모델링하는 경우에는 주파수 제어기와 계통의 동요를 제어하는 보조신호(Modulation Signal)와 같은 상위제어기를 제외하고 샘플링타임이 아주 빠르면서 정밀한 하위제어기를 모델링한 모델과

2. HVDC시스템의 축약모델

2.1 HVDC제어기를 가진 DC/AC계통의 수학적인 모델링

본 논문에서 개발하고자하는 모델은 기존의 전력계통을 해석하는 전력계통해석용 프로그램에 적용이 될 수 있는 수준의 중간급의 프로그램으로써 HVDC 시스템과 연계되는 AC계통의 안정도 해석과 HVDC 시스템의 제어개인을 정밀하게 튜닝하기 전 단계인 초벌 튜닝단계에서 사용하는 모델이다. 그림 5는 그림 4에서 보여주고 있는 AC계통과 DC 계통의 단결선도를 이용하여 벡터도를 그린 것으로 그림 5의 a)는 정류기 측 그리고 b)는 인버터를 표현하고 있다. 그림 4의 각 부분을 수식적으로 표현하면 다음과 같고, 식 (1)에서 식 (7)은 그림 5에서 보여주고 있는 정류기 측 AC계통에 관한 수학적인 모델링을 보여주고 있으며, 인버터 측 AC계통에 관한 수학적인 모델링도 식 (1)~식 (7)에서 보여주는 정류기 측 AC계통에 관한 수학적인 모델링과 비교해서 다른 점이 없다.

$$\dot{V}_{1\infty} = \dot{V}_{1ac} + (r_{s1} + jx_{s1}) \dot{I}_{1ac} \quad (1)$$

$$\dot{I}_{cl} = jY_{cl}\dot{V}_{1ac} \quad (2)$$

$$\dot{I}_{rl} = \dot{V}_{1ac}/r_{L1} \quad (3)$$

$$\dot{I}_{1ac} = \dot{I}_1 + \dot{I}_{cl} + \dot{I}_{rl} \quad (4)$$

$$P_1 = V_{1ac}I_1 \cos \varphi_1 \quad (5)$$

$$Q_1 = V_{1ac}I_1 \sin \varphi_1 \quad (6)$$

$$\tan \theta_1 = \frac{x_{s1}(P_1 + P_{L1}) - r_{s1}(Q_1 + Q_{cl})}{r_{s1}(P_1 + P_{L1}) + x_{s1}(Q_1 + Q_{cl}) + V_{1ac}^2} \quad (7)$$

식 (8)은 정류기 측에서 AC와 DC 연계 점의 전류 관계식을 보여주고 있다.

$$I_1 = \sqrt{3} \left(\frac{m}{n} \right) \left(\frac{\sqrt{6}}{\pi} \right) I_d \quad (8)$$

식 (8)을 d-q 이론을 이용하여 풀면 식 (9)와 식 (10)과 같이 된다.

$$i_{d1}^2 + i_{q1}^2 = \left(\frac{m}{n} \right)^2 \frac{18}{\pi^2} I_d^2 \quad (9)$$

$$i_{q1} \cos \theta_1 + i_{d1} \sin \theta_1 = \left(\frac{m}{n} \right) \frac{\sqrt{18}}{\pi} I_d \cos \varphi_1 \quad (10)$$

식 (11)과 식 (12)은 일반적으로 사용되는 DC계통의 수학적인 모델링을 보여주고 있는 것으로 식 (11)은 정류기 측의 DC전압에 관한 수식을 보여주고 있으며, 식 (12)은 인버터 측 DC전압을 보여주고 있다.

$$E_{d1} = 1.35 \frac{V_{1ac}}{n} \cos \alpha - \left(\frac{3X_1}{\pi} + r_1 \right) I_d \times m \quad (11)$$

$$E_{d2} = 1.35 \frac{V_{2ac}}{n} \cos \beta + \left(\frac{3X_2}{\pi} + r_2 \right) I_d \times m \quad (12)$$

$$\cos \varphi_1 = \cos \alpha - \frac{X_1 I_d}{\sqrt{2} V_{1ac}/n} \quad (13)$$

$$\cos \varphi_2 = \cos \beta + \frac{X_2 I_d}{\sqrt{2} V_{2ac}/n} \quad (14)$$

$$\cos \delta - \cos \beta = \frac{\sqrt{2} X_2}{V_{2ac}/n} I_d \quad (15)$$

$$L_d \frac{dI_d}{dt} + R_d I_d = E_{d1} - E_{d2} \quad (16)$$

여기서, X_1 과 X_2 는 변압기의 정류 리액턴스, r_1 과 r_2 는 변압기의 내부저항을 표현한다.

식 (10)과 식 (13)과 그리고 전압 방정식을 이용하면

정류기 측과 인버터 측에서는 다음과 같은 수식이 유도된다.

$$v_{dt1} i_{d1} + v_{qt1} i_{q1} = \left(\frac{m}{n} \right) \frac{\sqrt{18}}{\pi} V_{1ac} I_d \cos \alpha \quad (17)$$

$$v_{dt2} i_{d2} + v_{qt2} i_{q2} = \left(\frac{m}{n} \right) \frac{\sqrt{18}}{\pi} V_{2ac} I_d \cos \beta + \frac{3m}{\pi} X_2 I_d^2 \quad (18)$$




그림 6 HVDC시스템의 제어모드
Fig. 6 Control Mode of HVDC System

HVDC시스템은 전류원 시스템이기 때문에 전류제어기를 정류기 측과 인버터 측에 가지고 있으며 가지고 있어야하며, 안정적인 동작을 위해서 정류기 측과 인버터 측에서는 상이한 제어동작을 행해야 한다. 그림 6은 HVDC시스템이 가질 수 있는 제어모드를 표현한 것으로 그림 6의 a)는 정상상태에서 정류기 측에서 전류제어를 행하는 경우에 정류기 측과 인버터 측에서 구성할 수 있는 제어모드를 표현한 것이며, 그림 6의 b)는 정상상태에서 인버터 측에서 전류제어를 행하는 경우에 정류기 측과 인버터 측에서 구성할 수 있는 제어모드를 모여주고 있다.

표 1은 그림 6에서 보여주는 제어모드가 유지되게 하기 위해서 제어기 출력 값을 최대/최소 값을 이용하여 제어기를 선택한다.

표 1 제어기 형태에 따른 최대/최소 선택기
Table 1 Max./Min. Selector according to Controller Type

	주 제어기	부 제어기	선택기
Rectifier(1)	전압	전류	Max.
Inverter(1)	전류	전압	Min.
Rectifier(2)	전류	전압	Min.
Inverter(2)	전압	전류	Min.
Rectifier(3)	전압	전류	Max.
Inverter(3)	전류	γ_{min}	Min.
Rectifier(4)	전류	α_{min}	없음
Inverter(4)	γ_{min}	전류	Min.

정류기와 인버터가 그림 6에서 보여주는 각각의 제어기를 가지고 있는 경우에 제어기의 모델링을 구하면 다음과 같다.

- 정류기가 전류제어를 행하고 있는 경우 :

$$T_1 \frac{d\alpha}{dt} + \alpha = -k_1 (I_{ds} - I_d) \quad (19)$$

- 인버터가 V제어기를 행하고 있는 경우 :

$$T_2 \frac{d\beta}{dt} + \beta = k_2 (\gamma_s - \gamma) \quad (20)$$

여기서, $\cos \beta = \cos \delta_s - \frac{\sqrt{2} X_2}{V_{2ac}/n} I_d$ (Open-Loop)

- 인버터가 전압제어를 행하고 있는 경우 :

$$T_3 \frac{d\beta}{dt} + \beta = -k_3 (E_{d2s} - E_{d2}) \quad (21)$$

- 인버터가 전류제어를 행하고 있는 경우 :

$$T_4 \frac{d\beta}{dt} + \beta = k_4 (I_{ds} - I_d) \quad (22)$$

- 정류기가 전력제어를 행하고 있는 경우 :

$$T_5 \frac{d\alpha}{dt} + \alpha = -k_5 (P_{ds} - P_d) \quad (23)$$

- 정류기가 전압제어를 행하고 있는 경우 :

$$T_6 \frac{d\alpha}{dt} + \alpha = -k_6 (E_{d1s} - E_{d1}) \quad (24)$$

여기서, 첨자“s”는 각 신호의 지령 값을 나타내고 있다.

위에서 논한 AC계통의 관계식을 초기치(평형 점)근방에서 미분하고, ΔV_{1ac} , ΔI_d , $\Delta \alpha$ 그리고 ΔV_{2ac} , ΔI_d , $\Delta \beta$ 에 대하여 정리하면 다음관계식이 성립한다.

식 (25)은 정류기 측 AC계통에 관하여 정리한 것이며, 식 (26)은 인버터 측 AC계통에 관하여 정리한 것이다.

$$f_1 \Delta V_{1ac} + f_2 \Delta I_d + f_3 \Delta \alpha = 0 \quad (25)$$

$$g_1 \Delta V_{2ac} + g_2 \Delta I_d + g_3 \Delta \beta = 0 \quad (26)$$

여기서, f_n 과 g_n 는 초기치에 의해서 결정되는 상수이다.

식 (27)에서 식 (28)은 앞에서 논한 DC 계통의 모델링과 제어기의 모델링을 미소 변동분에 대하여 정리한 것이다.

$$\begin{aligned} \Delta E_{d1} &= 1.35 \frac{m}{n} \cos \alpha_0 \Delta V_{1ac} - 1.35 \frac{m}{n} V_{1ac0} \sin \alpha_0 \Delta \alpha \\ &\quad - m \left(\frac{3X_1}{\pi} + r_1 \right) \Delta I_d \end{aligned} \quad (27)$$

$$\begin{aligned} \Delta E_{d2} &= 1.35 \frac{m}{n} \cos \beta_0 \Delta V_{2ac} - 1.35 \frac{m}{n} V_{2ac0} \sin \beta_0 \Delta \beta \\ &\quad + m \left(\frac{3X_s}{\pi} + r_2 \right) \Delta I_d \end{aligned} \quad (28)$$

$$L_d \frac{d\Delta I_d}{dt} + R_d \Delta I_d = \Delta E_{d1} - \Delta E_{d2} \quad (29)$$

$$T_1 \frac{d\Delta \alpha}{dt} + \Delta \alpha = k_1 \Delta I_d \quad (30)$$

$$T_2 \frac{d\Delta \beta}{dt} + \Delta \beta = -k_2 \Delta \delta \quad (31)$$

$$\Delta \beta = \frac{\sqrt{2} X_2 n}{V_{2ac0} \sin \beta_0} \left(\Delta I_d - \frac{I_{d0}}{V_{2ac0}} \Delta V_{2ac} \right) \quad (32)$$

$$T_3 \frac{d\Delta \beta}{dt} + \Delta \beta = k_3 \Delta E_{d2} \quad (33)$$

$$T_4 \frac{d\beta}{dt} + \Delta \beta = -k_4 \Delta I_d \quad (34)$$

$$T_5 \frac{d\Delta \alpha}{dt} + \Delta \alpha = k_5 \Delta P_d = k_5 (E_{d10} \Delta I_d + I_{d0} \Delta E_{d1}) \quad (35)$$

$$T_6 \frac{d\Delta \alpha}{dt} + \Delta \alpha = k_6 \Delta E_{d1} \quad (36)$$

$$\Delta \delta = -c_1 \Delta I_d + c_2 \Delta \beta \quad (37)$$

$$\text{여기서, } c_1 = \frac{\sqrt{2} X_2 n}{V_{2ac0} \sin \delta_0} \left(1 + \frac{g_2 I_{d0}}{g_1 V_{2ac0}} \right)$$

$$c_2 = \frac{1}{\sin \delta_0} \left(\sin \beta_0 - \frac{\sqrt{2} g_3 X_2 I_{d0}}{g_1 V_{2ac0}^2 / n} \right)$$

이상에서 논한 식을 이용하여 AC와 DC계통의 상태 방정식을, $\Delta \alpha$ 와 ΔI_d 그리고 $\Delta \beta$ 에 대하여 정리하면 다음 식을 얻을 수 있다.

$$\begin{aligned} \frac{d\Delta I_d}{dt} &= \frac{B_1 - B_2 - R_d}{T_d R_d} \Delta I_d - \frac{B_3}{T_d R_d} \Delta \alpha + \frac{B_4}{T_d R_d} \Delta \beta \\ \text{여기서, } B_1 &= 1.35 \frac{m}{n} \frac{g_2}{g_1} \cos \beta_0 - m \left(\frac{3X_2}{\pi} + r_2 \right) \\ B_2 &= 1.35 \frac{m}{n} \frac{f_2}{f_1} \cos \alpha_0 + m \left(\frac{3X_1}{\pi} + r_1 \right) \\ B_3 &= 1.35 \frac{m}{n} \left(\frac{f_3}{f_1} \cos \alpha_0 + V_{1ac0} \sin \alpha_0 \right) \\ B_4 &= 1.35 \frac{m}{n} \left(\frac{g_3}{g_1} \cos \beta_0 + V_{2ac0} \sin \beta_0 \right) \\ T_d &= L_d / R_d \end{aligned} \quad (38)$$

2.2 HVDC 제어기의 축약 모델

그림 1에서 보여주는 HVDC 제어블록 중에서 계통

의 동특성과 관계되는 부분은 Pole제어기와 Phase 제어기로 Pole제어기는 VDCOL(Voltage Dependant Current Order Limit)과 전력의 전송방향을 결정하고 Phase 제어기는 그림 7에서 보여주는 것과 같이 제어모드를 결정한다. 따라서 실제적으로 HVDC시스템의 제어기 축약은 Phase 제어기의 축약으로 볼 수 있다. 그림 7은 등간격 점호제어를 행하는 HVDC Phase 제어기를 보여주고 있다.

HVDC제어기들은 정류기 단과 인버터 단에서 최소 2개 이상 위치하고 있으며, 각각의 제어기가 최소/최대 선택기(그림 7에서 Decision Logic으로 표현)를 통하여 제어동작을 한다. 각각의 제어기는 실제적으로 제어동작을 하는 제어기와 보호 릴레이 대용으로 사용되는 제어기로 구분되어 질 수 있으며, 제어용으로 사용되는 제어기는 비례제어기이외에 미분제어기나 적분제어기 또는 Quick제어기와 같은 속응성을 위한 보조 제어신호를 가지고 있다. 보조제어기는 그림 8과 같이 시스템의 속응성을 위해서 존재하는 것으로 Field Test 기간 동안 정밀 투닝 된다. 보조제어기는 시스템의 안정도와는 관계가 없으나 그림 8과 같이 시스템의 속응성에 영향을 주는 것으로 보조제어기가 없는 경우에는 ①번과 같은 응답 특성을 가지나 보조제어기를 가진 경우에는 ②번과 같은 응답 특성을 가지게 된다. 이러한 제어기는 정밀모델에서는 정확히 구현되어야 하나 축약모델에서는 무시될 수도 있다. 예를 들어, 축약 모델에서 정류실패 현상을 제어하는 현상을 검토하기 위해서는 미분제어기의 모델링이 필요하다.





그림 8 보조신호의 영향
Fig. 8 Effect of additional signal


한편, 스위칭 소자를 가지고 있는 회로를 모델링하는데 있어서 필수적으로 고려해야 하는 점은 Interpolation 문제로써 실제회로에서는 전류가 영(零)으로 떨어지거나 모델링에서는 수치오차 때문에 전류가 도통하는 것으로 인식하는 시뮬레이션 오차는 샘플링 타임이 길고 확인하고자 하는 계통 현상에서는 무시될 수 있기 때문에 본 논문에서는 고려하지 않기로 한다.

그림 9는 HVDC제어기의 축약 모델을 만들기 위해서

Loop Control과 Oscillator를 합하여 표현한 그림이다.



a) Phase Controller의 실제 회로



b) Phase Controller의 등가모델



$$G_1 = K_1 \cdot K_2 \cdot K_3 \cdot K_4$$

c) Phase Control의 축약 모델

그림 9 Phase Control의 축약 모델

Fig. 9 Reduced Model of Phase Control

그림 9에서 K_1, K_2, K_3, K_4 값은 다음과 같이 구해진다.

K_1 : Loop Control gain 1

$$= \left(-\frac{R_2}{R_1} \right)$$

K_2 : Loop Control gain 2

$$= \left(-\frac{R_4}{R_3} \right)$$

K_3 : The gain of PLO

$$= \frac{1}{(12 \times f_o(60Hz) \times R_5 \times C_1)}$$

K_4 : Comparator Level

$$= \frac{1}{2[V]} \quad (39)$$

식 (39)에서 “12”는 12펄스를 의미하며, “2[V]”는 6삼각파의 기준 전압을 표현하고 있다. 그리고 R_5 와 C_1 은 Oscillator내부의 적분기 시정수를 결정하는 소자이다.

그림 9에서 단순히 비례제어기로 표현되는 Loop Control은 실제적으로 전압지령과 전류지령 그리고 a지령과 v지령을 하는 부분으로 그림 10과 같이 표현된다. 이러한 Loop Control을 축약하면 다음과 같이 된다. 식 (40)은 그림 10의 입출력 관계식을 보여주고 있는 것이며, 그림 10에서 보여주는 전달함수의 각 계인값을 선정하는 방법을 보여주고 있다.




그림 10 Loop Controller
Fig. 10 Loop Controller

* Input | 1 : V_{dc} , 3 : γ_{ord} , 4 : $\gamma_{response}$

* Output | 6 : γ_{output}

$$\text{Output} = -\frac{R_7}{R_5} \cdot \gamma_{response} + -\frac{R_7}{R_4} \cdot \gamma_{ord} + (-A \cdot R_7) L S L A N T \left(R_2 + \frac{1}{s \cdot C_1} \right) \cdot V_{dc} \quad (40)$$

여기서, $T_{31} = (A \cdot R_7) \cdot C_1$, $T_{32} = R_2 \cdot C_1$

$$A = M_p 9 \cdot R_{35} L S L A N T (R_{33} \cdot (-7.5 - M_p 9) + M_p 9 \cdot R_{35}) \\ = \text{Setting gain due to variable resistance}$$

2.3 HVDC제어기를 가진 AC/DC 계통의 안정도 해석

- 정류기 : 정전류 제어기,
인버터 : 정소호각 제어기

a) Closed Loop 소호각 제어수식 (37)을 식 (31)에 대입하여 풀면 다음과 같다.

$$\frac{d\Delta\beta}{dt} = \frac{k_2 c_1}{T_2} \Delta I_d - \frac{1 + k_2 c_2}{T_2} \Delta\beta \quad (41)$$

식 (30)과 식 (38) 그리고 식 (41)을 이용하여 상태 방정식을 만들면 식 (42)가 된다.

$$\begin{aligned} \frac{\Delta I_d}{dt} &= \frac{B_1 - B_2 - R_d}{T_d R_d} - \frac{B_3}{T_d R_d} - \frac{B_4}{T_d R_d} \cdot \Delta I_d \\ \Delta\dot{\alpha} &= \frac{k_1}{T_1} - \frac{1}{T_1} \cdot 0 \cdot \Delta\alpha \\ \Delta\dot{\beta} &= \frac{k_2 c_2}{T_2} - 0 - \frac{1 + k_2 c_1}{T_2} \cdot \Delta\beta \end{aligned} \quad (42)$$

$$= \begin{bmatrix} a_{11} & a_{12} & a_{13} \\ a_{21} & a_{22} & 0 \\ a_{31} & 0 & a_{33} \end{bmatrix} \cdot \begin{bmatrix} \Delta I_d \\ \Delta\alpha \\ \Delta\beta \end{bmatrix} \quad (43)$$

b) Open Loop 소호각제어의 경우에는 식 (26)과 식 (32) 그리고 식 (38)에 의해 다음과 같은 수식을 구할 수 있다.

$$\frac{d\Delta I_d}{dt} = \frac{1}{T_d R_d} \left(B_1 - B_2 - R_d + \frac{B_4 c_1}{c_2} \right) \Delta I_d - \frac{B_3}{T_d R_d} \Delta\alpha \quad (44)$$

$$\frac{\Delta I_d}{\Delta\alpha} = \frac{\frac{1}{T_d R_d} (B_1 - B_2 - R_d + \frac{B_4 c_1}{c_2})}{\frac{k_1}{T_1}} - \frac{\frac{B_3}{T_d R_d}}{\frac{1}{T_1}} \cdot \Delta\alpha \quad (45)$$

$$= \begin{bmatrix} a_{11} & a_{21} \\ a_{21} & a_{22} \end{bmatrix} \cdot \begin{bmatrix} \Delta I_d \\ \Delta\alpha \end{bmatrix} \quad (46)$$

- 정류기 : 정전류 제어기
인버터 : 정전압 제어기

이 경우에는 식 (26)과 식 (28) 그리고 식 (33)에 의해서 다음과 같은 식을 구할 수 있다.

$$\frac{d\Delta\beta}{dt} = -\frac{k_3 B_1}{T_3} \Delta I_d - \frac{1 + k_3 B_4}{T_3} \Delta\beta \quad (47)$$

$$\begin{aligned} \frac{\Delta I_d}{\Delta\alpha} &= \frac{\frac{B_1 - B_2 - R_d}{T_d R_d} - \frac{B_3}{T_d R_d} - \frac{B_4}{T_d R_d}}{\frac{k_1}{T_1} - \frac{1}{T_1} \cdot 0} \cdot \Delta\alpha \\ \Delta\dot{\beta} &= \frac{-\frac{k_3 B_1}{T_3}}{0} - \frac{1 + k_3 B_4}{T_3} \Delta\beta \end{aligned} \quad (48)$$

- 정류기 : 정전력 제어기,
인버터 : 정소호각 제어기

이 경우에는 식 (25)과 식 (27) 그리고 식 (35)을 이용하여 다음과 같은 식을 얻을 수 있다.

$$\frac{d\Delta\alpha}{dt} = \frac{k_5 (E_{d0} - I_{d0} B_2)}{T_5} \Delta I_d - \frac{1 + k_5 I_{d0} B_3}{T_5} \Delta\alpha \quad (49)$$

$$\begin{aligned} \frac{\Delta I_d}{\Delta\alpha} &= \frac{\frac{B_1 - B_2 - R_d}{T_d R_d} - \frac{B_3}{T_d R_d} - \frac{B_4}{T_d R_d}}{\frac{k_4 (E_{d0} - I_{d0} B_2)}{T_4} - \frac{1 + k_4 I_{d0} B_3}{T_4} \cdot 0} \cdot \Delta\alpha \\ \Delta\dot{\beta} &= \frac{\frac{k_2 c_1}{T_2}}{0} - \frac{1 + k_2 c_2}{T_2} \Delta\beta \end{aligned} \quad (50)$$

- 정류기 : 정전압 제어기,
인버터 : 정전류 제어기

이 경우에는 식 (32)과 식 (36) 그리고 식 (38)을 이용하여 다음과 같은 식을 얻을 수 있다.

$$\frac{d\Delta\alpha}{dt} = \frac{k_6 B_2}{T_6} \Delta I_d + \frac{1 + k_6 B_3}{T_6} \Delta \alpha \quad (51)$$

$$\begin{aligned} \Delta \dot{I}_d &= \frac{B_1 - B_2 - R_d}{T_d R_d} - \frac{B_3}{T_d R_d} \frac{B_4}{T_d R_d} \Delta I_d \\ \Delta \dot{\alpha} &= \frac{k_6 B_2}{T_6} \frac{1 + k_6 B_3}{T_6} 0 \Delta \alpha \\ \Delta \dot{\beta} &= -\frac{k_4}{T_4} 0 \frac{1}{T_4} \Delta \beta \end{aligned} \quad (52)$$

식 (43)에서 보여주는 상태 방정식을 이용하여 안정도를 판별하기 위해서 특성 근을 도입하면 다음과 같다.

$$\begin{vmatrix} a_{11} - \lambda & a_{12} & a_{13} \\ a_{21} & a_{22} - \lambda & 0 \\ a_{31} & 0 & a_{33} - \lambda \end{vmatrix} = 0 \quad (53)$$

따라서 식 (43)의 특성 방정식은 다음과 같이 구해질 수 있다.

$$\begin{aligned} \lambda^3 - (a_{11} + a_{22} + a_{33})\lambda^2 + (a_{11}a_{22} + a_{22}a_{33} + a_{33}a_{11})\lambda \\ - (a_{12}a_{21} + a_{13}a_{31})\lambda + a_{12}a_{21}a_{33} + a_{13}a_{31}a_{22} - a_{11}a_{22}a_{33} = 0 \end{aligned} \quad (54)$$

$$\lambda^3 + A\lambda^2 + B\lambda + C = 0 \quad (55)$$

식 (43)에서, 특성 근의 실수부가 전부 부(Negative)가 되어야 한다. 따라서 다음과 같은 조건이 성립해야 한다.

$$A = -(a_{11} + a_{22} + a_{33}) > 0 \quad (56)$$

$$B = a_{11}a_{22} + a_{22}a_{33} + a_{33}a_{11} - a_{12}a_{21} - a_{13}a_{31} > 0 \quad (57)$$

$$C = a_{12}a_{21}a_{33} + a_{13}a_{31}a_{22} - a_{11}a_{22}a_{33} > 0 \quad (58)$$

$$AB - C > 0 \quad (59)$$

식 (46)에서 보여주는 상태 방정식을 같은 방법으로 안정도를 판별하면 다음과 같은 조건이 성립된다.

$$\begin{aligned} A &= -(a_{11} + a_{22}) > 0 \\ B &= (a_{11}a_{22} - a_{12}a_{21}) > 0 \end{aligned} \quad (60)$$

3. 시뮬레이션 및 검토

본 장에서는 앞장에서 논한 HVDC제어기 축약 모델

과 AC계통과 DC계통 모델을 합성한 통합 모델을 이용하여 HVDC의 안정도에 적용하였으며, 안정도에 관한 결과는 시스템응답으로 확인하고자 하였다. 안정도를 판별의 대상으로 한 것은 우리나라 제주-해남 간에 설치되어있는 제주-해남 HVDC로써 정상 상태에서는 해남 정류기 측에서 주제어기로 전압제어기를 가지고 있으며, 보조제어기로 전류제어기를 가지고 있으며, 제주 인버터 측에서는 주제어기로 전류 제어기를 사용하고, 보조 제어기로 V제어기를 사용하고 있다. 따라서, 제주-해남 HVDC의 안정도는 정상상태와 과도상태에 따른 제어모드에 따라 다음과 같이 2가지 조건하에서 구해야 하며, 표 2는 그림 9에서 보여준 그림을 이용하여 구한 제주 해남 HVDC시스템의 제어 개인을 보여주고 있다.

표 2 제주-해남 HVDC의 Gain
Table 2 Cheju-Haenam HVDC Gain

	제주	해남
전류	2	2
전압(Inverter)	1	2
Mean γ	1	2.5
전압(Rectifier)	0.33	0.33

- 정상상태
 - 제주(인버터) : 전류 제어 모드
 - 해남(정류기) : 전압 제어 모드


- 과도상태
 - 제주(인버터) : V 제어 모드
 - 해남(정류기) : 전류 제어 모드

그림 11부터 그림 16은 표 2에서 보여주는 제어개인의 값을 변화시켜가면서 안정도를 평가한 과정으로 각각의 경우는 표 2에 보여주는 값보다 10배이상 증가시킨 경우를 보여주고 있다.


그림 11은 표 2의 값을 이용하여 제주-해남 HVDC 시스템을 시뮬레이션 한 과정을 보여주고 있는 것으로 정류기 측의 전압과 전류 그리고 인버터 측의 전압과 전류 과정을 보여주고 있다. 표 2에서 보여주는 값을 식 (60)에 적용하면, 시스템의 안정도를 보장하는 값이며, 그림 11에서 보는 바와 같이 시스템의 응답특성이 정상상태와 과도상태에서 안정한 동작을 하는 것을 볼

수 있다. 한편 그림 12는 정류기 측 전류제어기의 제어 계인을 안정도 영역을 벗어나게 정정한 경우의 시스템 응답파형을 보여주는 것으로 정상상태에서는 안정한 동작을 수행하다가 과도상태 후에 수렴하지 못하고 발산하는 것을 알 수 있다. 이러한 이유는 정류기


가 정상상태에서는 전압제어를 수행하다가 과도상태에서는 전류제어를 수행하기 때문에 일어나는 현상이다. 그림 13은 그림 12와 같은 조건에서 전류제어기의 전류 계인을 줄임으로써 식 (60)에서 보여주는 안정도 조건을 벗어나게 정정한 경우를 보여주는 것으로 그림




a) 정류기 측 DC전압



b) 정류기 측 DC전류




c) 인버터 측 DC전압




d) 인버터 측 DC전류


그림 11 안정한 영역에서 제어 계인을 선정한 경우의 HVDC응답 (단상 사고, 표 2에서 보여준 값)

Fig. 11 HVDC Responses in case of stable region
(1 Phase fault, the date shown in table 2)


a) 정류기 측 DC전압



b) 정류기 측 DC전류



c) 인버터 측 DC전압




d) 인버터 측 DC전류

그림 12 정류기 단의 전류 제어계인을 증가시킨 경우의 HVDC응답 (단상 사고, 5배 증가)


Fig. 12 HVDC Responses in case of increasing of current controller gain (1 Phase fault, 5 times)

12와 다르게 시스템의 응답이 느리게 응답하면서 안정도가 깨지는 현상을 볼 수 있다. 그림 14는 정류기 측 전압제어기의 계인을 높여 준 것으로 정류기의 응답성이 좋아지는 것을 볼 수 있다. 그림 15은 인버터 측의 전류 제어계인을 높인 것으로 그림 14의 경우와 마찬


가지로 시스템의 응답이 향상되는 것을 알 수 있다. 그림 16은 인버터 측 전류제어기의 제어 계인을 낮춘 경우의 시스템 응답을 보여주는 것으로 이 경우에는 처음부터 시스템이 기동하지 않는 경우를 보여 주고 있다.




a) 정류기 측 DC전압



b) 정류기 측 DC전류




c) 인버터 측 DC 전압




d) 인버터 측 DC전류

그림 13 정류기 단의 전류 제어계인을 낮춘 경우의 HVDC응답 (단상 사고, 4배 감소)


Fig. 13 HVDC Responses in case of decreasing of current controller gain (1 Phase fault, 4 times)




a) 정류기 측 DC전압



b) 정류기 측 DC전류




c) 인버터 측 DC 전압




d) 인버터 측 DC전류

그림 14 정류기 단의 전압 제어 계인을 증가시킨 경우의 HVDC응답 (단상 사고, 5배 증가)


Fig. 14 HVDC Responses in case of increasing of voltage controller gain(1 Phase fault, 5 times)




a) 정류기 측 DC전압



b) 정류기 측 DC전류



c) 인버터 측 DC전압




d) 인버터 측 DC전류

그림 15 인버터 단의 전류 제어게인을 증가시킨 경우의 HVDC응답 (단상 사고)


Fig. 15 HVDC Responses in case of increasing of current controller gain (1 Phase fault)

4. 결 론


본 논문에서는 사이리스터를 제어하는 PLL를 축약하는 기법과 축약된 모델을 이용하여 HVDC시스템의 안정도와 제어 게인을 구하는 방식을 제안하였다. 본 논문에서 제시한 방법은 시스템의 제어 게인을 Trial




a) 정류기 측 DC전압



b) 정류기 측 DC전류



c) 인버터 측 DC전압



d) 인버터 측 DC전류

그림 16 인버터 단의 전류 제어게인을 낮춘 경우의 HVDC응답 (단상 사고)

Fig. 16 HVDC Responses in case of decreasing of current controller gain (1 Phase fault)

and Error방식으로 구하는 것이 아니라 수식에 기반을 두어 구하는 방법을 제시하였다. 본 논문에서 구해진 제어 게인은 정밀한 모델이나 실제 제어기에 적용되어 최종 제어 게인 튜닝에 이용될 수 있다. 또한 시스템의 과도현상을 모의하는 것이 아니라 계통의 Dynamics을 구하는 모델에 실질적으로 적용되어 질수 있다.

부록 1. 제주-해남 HVDC 파라미터

$W_R : 14.1876$ (2128[MVA])
 $W_I : 4.01$ (601.5[MVA])
 $x_{s1} : 14.04[\Omega]$, $x_{s2} : 3.90[\Omega]$, $r_{s1} : 1.98[\Omega]$
 $r_{s2} : 0.926[\Omega]$, $P_{L1} : 0$, $P_{L2} : 0$
 $Q_{c1} : 82.5[\text{MVar}]$, $Q_{c2} : 110[\text{MVar}]$,
 $P_{1ac} : 150[\text{MW}]$, $Q_{1ac} : -20[\text{MVar}]$,
 $P_{2ac} : 150[\text{MW}]$, $Q_{2ac} : 12.5[\text{MVar}]$
 $I_1, I_2 : 840[\text{A}]$, $V_{1ac} : 154[\text{kV}]$, $V_{2ac} : 154[\text{kV}]$ $\theta_1 : -81.96\text{도}$, $\theta_2 : -76.64\text{도}$, $P_{dN} : 150[\text{MW}]$,
 $E_{d1} : 184.1[\text{kV}]$, $E_{d2} : 182.3[\text{kV}]$, $I_d : 840[\text{A}]$,
 $x_{t1} : 8.49[\Omega]$, $x_{t2} : 8.49[\Omega]$, $n : 1$,
 $L_d : 15.3[\text{mH}]$, $R_d : 2.4[\Omega]$, $m : 1$, $\alpha : 20\text{도}$,
 $\gamma : 27.5\text{도}$

부록 2. 기호 및 수식

W_R, W_I : AC계통의 단락용량
 x_{s1}, x_{s2} : AC계통의 리액턴스
 r_{s1}, r_{s2} : AC계통의 저항
 $P_{L1}, P_{L2}(r_{Ls}, r_{L1})$: AC/DC 연계 점의 부하
 Q_{d1}, Q_{d2} : AC/DC 연계 점의 콘덴서 용량
 P_{1ac}, Q_{1ac} : 정류기 측 AC계통의 유효와 무효전력
 P_{2ac}, Q_{2ac} : 인버터 측 AC계통의 유효와 무효전력
 I_{1ac}, I_{2ac} : AC/DC 연계 점의 AC계통 전류
 P_1, Q_1 : 정류기 측 DC계통의 유효와 무효전력
 P_2, Q_2 : 인버터 측 DC계통의 유효와 무효전력
 I_1, I_2 : AC/DC 연계 점의 DC계통 전류
 V_{1ac}, V_{2ac} : AC/DC 연계 점의 AC 선간 전압
 $V_{1\infty}, V_{2\infty}$: 무한대 모선의 AC 선간 전압
 θ_1, θ_2 : 모선전압과 AC/DC 연계점 사이의 위상각
 ψ_1, ψ_2 : 변압기의 역율 각
 P_{dN} : 정격 DC 전력
 E_{d1}, E_{d2}, I_d : DC 전압과 전류
 x_{t1}, x_{t2} : 변환기용 변압기의 임피던스
 n : 변압기의 텁 변환비
 L_d, R_d, T_d : DC선로의 인덕턴스와 저항 그리고 시정수
 m : 변환기 직렬 연결수
 α, β, γ : 제어기의 점호각과 소호각
 k_1, T_1 : 전류 제어기의 개인과 시정수
 k_2, T_2 : 소호각 제어기의 개인과 시정수
 k_3, T_3 : 전압 제어기의 개인과 시정수
 k_5, T_5 : 전력 제어기의 개인과 시정수
* 첨자 1 : 정류기, 첨자 2 : 인버터

참 고 문 헌

- [1] J. Reeve, J.A. Baron and G.A. Hnaley, "A Technical Assessment of Artificial Commutation of HVDC Converters" IEEE Trans. PAS, Vol. PAS-87, No. 10, October 1968, pp. 1830~1840.
- [2] A.M. Gole and R.W. Menzies, "Analysis of Certain Aspects of Forced Commutated HVDC Inverters", IEEE Trans. PAS, Vol. PAS-100, No. 5, May 1981, pp. 2258~2262.
- [3] H.M. Turanli and R.W. Menzies, "Feasibility of DC Transmission with Forced Commutation to Remote Loads", IEEE Trans. Power Apparatus and Systems, Vol. 103, No. 6, June 1984, pp. 1256~1262.
- [4] T. Jonsson and P.Bjorklund, "Capacitor Commutated Converters for HVDC" Stockholm PowerTech, June 1995, Proceedings: Power Electronics, pp 44~51.
- [5] F. Buseman, "Economic Supply of Reactive Power for HVDC Inverter Stations", Direct Current, Vol. 2, No. 1, June 1954, pp. 8~15.
- [6] J. Vithayathil, "Converter Terminals Connected to Weak Ac System-Reactive Power Compensation, Control Strategies and Application of Static Var Systems", Proc. Intl. Symposium of HVDC Technology Rio de Janeiro, Part II, March 1983, pp. 69~70.
- [7] T. Jonsson, P-E. Bjorklund, "Capacitor Commutated Converters for HVDC," Stockholm power Tech. Conference, Stockholm, June 1995, pp.44~51.

저 자 소 개



김찬기(金燦起)

1968년 12월 17일생. 1991년 서울산업대 전기공학과 졸업. 1993년 중앙대 대학원 전기공학과 졸업(석사). 1996년 동 대학원 전기공학과 졸업(박사). 1996년~현재 한전 전력연구원 선임연구원. 당 학회 편집위원.



임성주(林成柱)

1955년 9월 14일생. 1982년 동국대 공대 전기공학과 졸업. 한국전력공사 송변전처 품질관리팀장.



추진부(秋鎭夫)

1950년 1월 7일생. 1977년 2월 서울대 공대 전기공학과 졸업. 1987년 동 대학원 전기공학과 졸업(석사). 1994년 동 대학원 전기공학과 졸업(박사). 1977년~현재 한전 전력연구원 수석연구원.