한국통신학회논문지 (The Journal of Korean Institute of Communications and Information Sciences)

한국통신학회 (The Korean Institute of Commucations and Information Sciences)
권호 표지

고속 전송을 위한 비터비 디코더 설계

DESIGN OF A HIGH-THROUGHPUT VITERBI DECODER

  • 김태진 (숭실대학교 전자공학과) ;
  • 이찬호 (숭실대학교 전자공학과)
  • 발행 : 2005.02.28
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

본 논문에서는 trace-back 동작 없이 디코딩이 가능한 변형된 레지스터 교환 (MRE) 방식을 블록 디코딩에 적용하여 전송 속도를 높이고 latency를 줄이는 비터비 디코딩 방식을 제안하였다. 변형된 레지스터 교환 방식을 블록 디코딩에 적용함으로써 디코딩 블록의 시작 상태를 결정하기 위해 필요한 동작 사이클을 줄여, 블록 디코딩을 사용하는 기존의 비터비 디코더보다 더 적은 latency를 가지게 되었다. 뿐만 아니라, 메모리를 더 효율적으로 사용할 수 있으면서 하드웨어의 구현에 있어서도 복잡도가 더 감소하게 된다. 또한 시작 상태를 결정하기 위해 필요한 trace-back 동작을 없애고 메모리를 줄여 이에 따른 전력 소모를 줄이는 저전력 동작이 가능하다. 제안된 방식은 같은 하드웨어 복잡도로도 메모리의 감소 또는 latency의 감소에 중점을 둔 설계가 가능하다. 또한, 몇 가지 디자인 파라미터를 변경하여 합성 단계에서 하드웨어 복잡도와 전송 속도를 Dade-off 할 수 있도록 스케일러블한 구조로 설계하였다.

A high performance Viterbi decoder is designed using modified register exchange scheme and block decoding method. The elimination of the trace-back operation reduces the operation cycles to determine the merging state and the amount of memory. The Viterbi decoder has low latency, efficient memory organization, and low hardware complexity compared with other Viterbi decoding methods in block decoding architectures. The elimination of trace-back also reduces the power consumption for finding the merging state and the access to the memory. The proposed decoder can be designed with emphasis on either efficient memory or low latency. Also, it has a scalable structure so that the complexity of the hardware and the throughput are adjusted by changing a few design parameters before synthesis.

키워드

참고문헌

  1. G. Forney, 'Convolutional codes I. Maximum-likelihood decoding.' Information and Control, 25(3), pp 222-266, July 1974 https://doi.org/10.1016/S0019-9958(74)90870-5
  2. Gennady Feygin and P.G. Gulak, 'Architectural tradeoffs for survivor sequence memory management in Viterbi decoders,' IEEE Trans. On Comnum., vol.41, no.3, pp.425-429, March 1993 https://doi.org/10.1109/26.221067
  3. Jung-Gi Baek, Sang-Hun Yoon, Jong-Wha Chong, 'Memory efficient pipelined Viterbi decoder with Look-Ahead trace-back,' the 8th IEEE international Conference on Circuit and Systems. vol.2, pp.769-772, 2001
  4. Shu Lin, Daniel J. Costello, Jr, Error Control Coding : Fundamentals and Applications, Prentice Hall, 1983
  5. Jae-Sun Han, Tae-Jin Kim, Chanho Lee, 'HIGH PERFORMANCE VITERBI DECODER USING MODIFIED REGISTER EXCHANGE MEHODS', IEEE International Symposium on Circuits And Systems 2004, pp. DSP-P4.5, 2004
  6. Man Guo, Omair Ahmad, M., Swamy, M.N.S., Chunyan Wang, 'A low-power systolic array-based adaptive Viterbi decoder and its FPGA implementation,' Proceedings of the 2003 International Symposium on Circuits and Systems, Vol. 2 ,pp. 25-28 May 2003
  7. Zhu, Y.Benaissa, M, 'A novel ACS scheme for area-efficient Viterbi decoders', Circuits and Systems, 2003. ISCAS '03. Proceedings of the 2003 International Symposium on, vol.2, pp. II-264-II-267, 2003
  8. Yiyan Tang, Yingtao Jiang, Yuke Wang, and M N. S. Swamy, 'A Trace-Back-Free Viterbi Decoder Using A New Survival Path Management Algorithm', Proc. IEEE International Symposium on Circuits and Systems (ISCAS), Scottsdale, Arizona, pp. 1-261 - 1-264, vol. 1, May 2002
  9. Yu-xin You, Jin-xiang Wang, Feng-chang Lai, Yi-zheng Ye, 'VLSI design and implementation of high-speed Viterbi decoder', Communications, Circuits and Systems and West Sino Expositions, IEEE 2002 International Conference on,. 1, pp. 64-68, 29 June-1 July 2002
  10. Xun Liu, Papaefthymiou, M.C., 'Design of a high-throughput low-power IS95 Viterbi decoder' Design Automation Conference, 2002. Proceedings. 39th, pp.263-268, 10-14 June 2002