대한전자공학회논문지SD (Journal of the Institute of Electronics Engineers of Korea SD)

대한전자공학회 (The Institute of Electronics and Information Engineers)
권호 표지

전송선 감소를 위한 듀얼레벨 저전압 차동신호 전송(DLVDS) 기법

Dual-Level LVDS Technique for Reducing the Data Transmission Lines

  • 김두한 (충북대학교 정보통신공학과 컴퓨터정보통신 연구소) ;
  • 양성현 (LG 전자 SIC 회로설계그룹) ;
  • 조경록 (충북대학교 정보통신공학과 컴퓨터정보통신 연구소)
  • Kim Doo-Hwan (Dept. of Computer and Communication Engineering and Research Institute for Computer and Information Communication Chungbuk National University) ;
  • Yang Sung-Hyun (SIC CD Group, LG Electronics) ;
  • Cho Kyoung-Rok (Dept. of Computer and Communication Engineering and Research Institute for Computer and Information Communication Chungbuk National University)
  • 발행 : 2005.08.01
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

본 논문은 LCD driver IC의 전송선 수를 줄이기 위한 이중 저전압 차동신호 전송(DLVDS) 회로를 제안한다. 제안된 회로에서는 2-비트 원시 데이터를 하나의 송신기에서 입력 받고, 2-비트 데이터를 듀얼레벨을 갖는 차동신호로 전송한다. 따라서 기존의 저전압 차동신호 전송기법(LVDS)의 특징을 유지하면서 2-비트 원시 데이터를 2개의 전송선을 통하여 전송할 수 있다. 수신기에서는 디코드 회로를 통해 원래의 2-비트 원시 입력 데이터를 복원할 수 있다. 제안된 회로는 $0.25\mu m$ CMOS 공정으로 설계하여, 1-Gbps/2-line의 전송률을 갖고, 2.5V의 전원에서 35-mW의 전력소모를 나타냈다.

A dual-level low voltage differential signalling (DLVDS) circuit is proposed aiming at reducing transmission lines for LCD driver IC. In the proposed circuit, we apply a couple of primitive data to DLVDS circuit as inputs. The transmitter converts two inputs to two kinds of fully differential level signals. In this circuit, two transmission lines are sufficient to transfer two primitive inputs while keeping the LVDS feature. The receiver recovers The original input data through a level decoding circuit. We fabricated the proposed circuit using $0.25\mu m$ CMOS technology. The resultant circuit shows 1-Gbps/2-line data rate and 35-mW power consumption at 2.5V supply voltage, respectively.

키워드

참고문헌

  1. F. Hatori, S. Kousai, and Y. Unekawa, 'Shared data line technique for doubling the data transfer rate per pin of differential interfaces,' in Proc. CICC 2001, pp.501-504, 2001
  2. IEEE Standard for Low-Voltage Differential Signals (LVDS) for Scalable Coherent Interface (SCI), 1596.3 SCI-LVDS Standard, IEEE Std. 1596.3, 1996
  3. Electrical characteristics of low-voltage differential-signaling (LVDS) interface circuits, TIA/EIA-644, National Semiconductor Corp., ANSI/TIA/EIA, 1996
  4. A. Boni, A. Pierazzi, and D. Vecchi, 'LVDS I/O interface for Gb/s-per-pin operation in $0.35-{\mu}m$ CMOS,' IEEE J. Solid-State Circuits, vol. 36, pp.706-711, Apr. 2001 https://doi.org/10.1109/4.913751
  5. T. Gabara, W. Fischer, W. Werner, S. Siegel, M. Kothandaraman, P. Metz, and D. Gradl, 'LVDS I/O buffers with a controlled reference circuit,' in Proc. ASIC Conf., pp. 311-315, 1997
  6. B. Young, 'An SOI CMOS LVDS driver and receiver pair,' in Proc. Int. Symp. VLSI Circuits, pp. 153-154, 2001