

특집 : 대형디스플레이에서의 전력전자기술

플라즈마 디스플레이 패널용 전원회로로

한상규*, 문건우**, 윤명중**

(*KAIST 정보전자연구소, **KAIST 전자전산학과)

1. 서 론

디지털 방송의 개막과 더불어 멀티미디어 및 정보화 시대의 상황아래 사용자로 하여금 다양한 정보를 보다 정확하고 편리하게 전달하기 위한 디스플레이의 요구가 다변화 및 급증하고 있다. 현재 디스플레이 산업은 한 시대를 풍미했던 브라운관 시대가 서서히 저물어 가면서 TFT-LCD, PDP, OLED, FED 등 신기술 평판형 디지털 디스플레이 소자가 출지어 등장하고 있으며, 특히 대형 디스플레이 시장의 경우 LCD 및 PDP TV가 급진적 성장세를 보이고 있고 향후 가격과 시장성 측면에서 주도적 역할을 할 것으로 기대하고 있다^[1].

PDP (Plasma Display Panel)용 전원 장치는 6~7년 전부터 외국산 제품을 수입 채용하거나, 이를 국내에서 동일하게 제조하여 사용하여 왔으나 최근 3~4년 사이에 국내 PDP set maker의 양산화 작업이 이루어지고, 제품 차별화 전략으로 구동방식과 구성이 달라짐에 따라 전원회로의 개발을 몇몇 전원회로 전문 업체를 중심으로 협력 개발이 이루어지고 있다. 이러한 상황에서 국내 SMPS(Switch Mode Power Supply)업체들은 PDP 시장이 커질 것을 예상하여 시장 선점 차원에서 PDP 전원장치 개발에 박차를 가하고 있으나 가격, 높이, 부피, 효율, 신뢰성 측면에서 여전히 세계적인 수준과 격차를 보이고 있는 것이 현실이다.

이에 본고에서는 현재의 대화면 PDP용 전원 장치에 대해 간략히 고찰하고 기존 전원장치의 문제점 극복을 위해 KAIST에서 채용된 전원회로에 대해 소개 하도록 한다.

2. PDP용 전원시스템

PDP용 전원장치는 상용 라인 (90~270Vac)으로부터 입

력을 받아 고조파 규제 회피를 위한 PFC(Power Factor Correction) Converter를 통하여 직류전력 변환기를 거쳐 PDP구동에 필요한 다양한 전원들을 공급한다. 그럼 1은 PDP전원시스템의 개략적 구조를 보이고 있다. 먼저, 라인 입력 전원으로부터 역률 개선을 수행하는 PFC단이 PDP 전원장치의 가장 앞 단에 위치하며 PFC 성능에 있어 우수한 특성을 보이는 Boost Topology를 주로 채택하고 있다. PFC 단의 출력은 유지 전원 V_S 와 기입 전원 V_A , Logic Board 전원의 입력이 되며, V_S 전원의 출력은 유지 구동 전원으로 사용되는 동시에 스캔 전압 V_{SCAN} 과 리셋전압 V_{SET} , V_E 의 입력이 된다.

PDP 전원 회로의 출력 구성은 PDP의 구동 방식, 패널 특성 및 Set의 회로 구성에 따라 조금씩 차이는 있으나, PDP의 구동을 위한 일반적인 사양은 표 1과 같다. 표에서 보인 바와 같이 PDP용 전원장치는 전압이 높고 전류가 작은 특징이 있으며 이와 같은 용용 예에서의 시스템 효율은 도통손실에 의한 영향보다 스위칭 손실에 의한 영향이 두드러진다. 또한




그림 1 PDP 전원시스템의 구조

표 1 50인치 PDP용 전원회로 각부 출력 사양

	Output	Nominal Voltage	Load Current(A)			Range
			Min.	Typ.	Max.	
Logic Board	D3.3V	3.3V	0.1	-	3.0	Fixed
	D5V	5V	-	-	2.5	5~6
	V _{s on}	3V	-	-	-	-
	V _A	70V	0.2	0.6	2.0	65~80
X&Y Board	D5V	5	0.2	-	1.0	5~6
	V _{cc}	15	0.1	-	1.0	Fixed
	V _e	170	0.01	0.07	0.5	150~180
	V _{set}	200	0.01	0.07	0.1	180~220
	V _s	180	0.1	1.7	2.5	160~190
	V _{sc}	-40	0.01	0.3	0.5	-30~-70
영상 Board (Digital)	D12V	12	-	-	-	Fixed
	D6V	6	-	-	-	Fixed
	D3.3V	3.3	0.1	-	3	Fixed
	STD_5V	5	0.01	0.05	0.4	Fixed
	Power_On	-	Active Low(0.3V)		-	-
	THEM_D	-	Active High(5V)		-	-
영상 Board (Analog)	VT	33	0	0.001	0.003	Fixed
	12V_amp	12	0.01	2	3	Fixed
	A12V	12	-	-	-	Fixed
	A6V	6	-	-	-	Fixed

PDP의 경우 발광원리상 방전 시 매우 큰 서지성 전류가 흐르게 되므로 유지전원 및 어드레스 전원의 경우 구동보드에 다수의 큰 캐패시터가 병렬로 부가되어야 한다^[2-3].

3. 역률 개선 회로

3.1 역률 개선 회로 토플로지

종래의 전원 공급 장치는 상용AC전압에서 DC전압을 얻기 위해 단순한 풀브릿지 정류기와 큰 용량의 전해 캐패시터를 사용하여 왔으나, 상용라인에 미치는 고조파전류로 야기되는 문제점으로 인해 현재 IEC 61000-3-2 규격에 의해 강력히 규제하고 있다. 따라서 최근까지 역률개선을 위한 다양한 기술이 연구 및 개발되어져 오고 있으며, 그 중 PFC 특성이 우수한 Boost 컨버터가 주로 채용되어지고 있다^[4-10].

한편, 현재 PDP용 전원장치에 채용되는 역률 개선 토플로지 또한 대부분 Boost 컨버터를 채용하고 있으며, 출력전압은 대략 직류 370V~400V이다. PFC단은 PDP TV에서 요구되는 총 전력을 다루고 있으므로 전체 시스템 효율의 결정적인 요소로서 시스템의 고효율을 꾀하기 위해서는 최적의 토플로지를 기반으로 최적 설계가 선행되어야 한다.

그림 2(a)는 가장 일반적으로 사용되는 기존의 Boost 컨버터(CBC: Conventional Boost Converter)를 보이고 있으며, 그림 2(b)는 브릿지정류기가 없는 Boost 컨버터(BLBC:




그림 2 대표적인 역률개선용 Boost 컨버터, (a) 기존의 Boost 컨버터 (b) 브릿지 정류기 없는 Boost 컨버터




그림 3 CBC의 소자 각부 소비전력(500W급 직류 385V출력)

Bridgeless Boost Converter)를 보이고 있다^[4-6, 9, 10]. 두 컨버터 모두 동일한 조건하에서 소자 전압 및 전류 스트레스가 동일하나, CBC의 경우 그림 3에 보인 바와 같이 입력 브릿지정류기의 전력소모 및 발열이 매우 심각하여 냉각팬이나 큰 사이즈의 방열판이 요구되기도 한다. 뿐만 아니라 인덕터 에너지 축적 기간(Boosting phase)이나 출력단으로 전력을 전달하는 기간(Powering phase)동안 항상 3개의 전력 소자를 거쳐 전력변환을 해야 하므로 시스템 효율 및 소자발열 측면에서 다소 불리한 단점을 갖는다. 반면 BLBC의 경우 소자 수 증가로 인한 제작단가가 다소 상승하는 단점은 있으나 매 기간마다 2개의 전력소자를 통해 전력변환이 이루어지므로 시스템 효율 및 소자 발열 측면에서 상당히 유리하며, CBC의 고질적 문제였던 극심한 브릿지 정류기 발열 문제를 획기적으로 소거할 수 있다는 장점이 있다.

3.2 역률 개선을 위한 회로 구동 방식

역률 개선을 위한 부스트 컨버터의 구동방식에는 그림 4와 같이 크게 전류연속모드(CCM: Continuous Conduction Mode), 전류경계 모드(BCM: Boundary Conduction Mode), 전류불연속 모드(DCM: Discontinuous Conduction Mode)의 3가지로 분류할 수 있다^[7-10].

CCM의 경우 다른 두 방식에 비해 전류 실효치 및 첨두치가 작아 효율 및 발열이 우수하여 중대용량급에 적합하나, 제어기가 다소 복잡하고 큰 부스트 인덕터를 요구하며, 전력스위치의 하드스위칭 및 출력 다이오드의 역 회복에 의한 서지전류 등의 단점이 있다.

BCM의 경우 가변 주파수 방식에 의해 제어되고 출력 다이오드 역회복에 의한 문제점이 전혀 발생되지 않는 장점이 있다. 뿐만 아니라 범용 제어기의 가격이 매우 저렴하므로 제작단가 측면에서도 유리 하며 게이트 신호에 약간의 딜레이회로를 추가함으로써 스위치 양단 전압을 공진형태로 떨어뜨려줌으로써 영전압 스위칭(ZVS)을 할 수 있다. 그러나 인덕터 전류가 CCM에 비해 다소 커 500W 정도의 중용량급에 주로 채용되고 있다. DCM의 경우 고정 주파수에 의해 간단히 제어되며 BCM과 마찬가지로 출력다이오드 역회복에 의한 문제가 없으나 상기 두 방식에 비해 인덕터 전류의 크기가 커 150W급 정도의 소용량에 주로 적용되고 있다.

한편, 부스트 컨버터가 DCM 또는 BCM으로 동작할 경우 컨버터의 동작이 최소위상(Minimum Phase)을 가지는 시스템으로 동작하는 반면, 부하변동 등에 따른 동작점 변경에 의하여 컨버터가 CCM으로 동작할 경우 시스템의 우반 평면에 영점(Zero)을 가지게 되어 비최소위상(Non-minimum Phase)을 가지는 시스템으로 동작하게 된다. 비최소위상계는 동작 조건 변동 시 언더슈트(Undershoot)가 발생하는 특징이 있으며 궤환을 가해 적극적으로 제어를 시도하는 경우 시스템 전체가 불안정해지는 경우가 생길 수 있으므로 제어




그림 4 역률개선을 위한 구동 방식 (a)CCM (b)BCM (c)DCM

기의 대역폭을 매우 작게 하여야 하는 한계를 안고 있다.

3.3 효율 및 발열량 비교

그림 5는 가장 일반적 방식인 CCM으로 동작하는 CBC와 KAIST에서 개발한 전원장치에 채용된 BLBC의 효율특성을




그림 5 회로별 효율 비교

표 2 라인입력 90Vrms와 최대부하 시 각부 온도 비교

소자	각부 온도[°C]	
	CCM동작하는 CBC	BCM동작하는 BLBC
브릿지 다이오드	68.9	-
출력 다이오드	44.2	40.2
전력 스위치	59.8	52.1
인덕터	41.2	45.3

정격용량 500W로 설계한 후 라인입력전압별로 측정한 결과를 나타내고 있다. 여기서 BLBC의 동작은 구동IC 단가, 제어의 편의성, 시스템 정격용량 등을 고려하여 BCM으로 동작시켰다.

그 결과 그림과 같이 BLBC가 CBC보다 대략 1%내외의 높은 효율을 보였으며 특히, 표 2에서 제시된 바와 같이 기존 CBC보다 소자발열에 있어 매우 우수한 특성을 보였다. 이는 현재 양산되는 대부분의 PDP와 같이 별도의 냉각팬 없이 밀폐된 공간에 실장 되어야 하는 전원장치에 있어서 매우 중요한 장점이다.

4. DC/DC 컨버터

PDP의 동작은 리셋(Reset), 어드레스(Address), 서스테인(Sustain)기간으로 구분되고, 그 중 서스테인 동작을 위한 전원이 전체 전력의 80%이상을 담당한다. 따라서 상기한 부분의 전원공급을 위한 DC/DC 컨버터는 전체 시스템의 효율과 특성을 좌우할 만큼 매우 중요하며 시스템의 고효율을 꾀하기 위해서는 앞서 고찰된 역률개선 회로와 마찬가지로 최적의 토플로지를 기반으로 최적 설계가 이루어져야 한다.

42인치 PDP TV와 같은 500W급 이하의 중용량급 전원회로 토플로지로는 플라이백 컨버터(FC: Flyback Converter), 능동 클램프 포워드 컨버터(ACF: Active Clamp Forward Converter), 비대칭 하프 브릿지 컨버터 (AHB: Asymmetrical Half-Bridge Converter)가 일반적이다.

4.1 소 용량 전원을 위한 플라이백 컨버터 토플로지

플라이백 컨버터(FC)는 벡부스트(Buck-Boost) 컨버터의 절연형으로서 주요 동작 및 입출력 전압 변환 비는 변압기 턴비를 제외하면 벡부스트 컨버터와 동일하다^[10, 11]. FC는 그 구조가 매우 간단하며, 출력 전압에 의해 변압기의 리셋(Reset)이 자동적으로 이루어지므로 부가적인 리셋 회로가 필요 없다. 그러나 스위치와 출력 다이오드의 전압 스트레스가 각각 $V_{in} + NV_o$ 와 $V_{in}/N + V_o$ 로 매우 크며, 턴오프(Turn-off) 시 누설인덕터 L_{Ikg} 에 저장된 에너지로 인해 스위치 양단에는 심각한 서지성 전압이 발생되므로 이를 위한 별도의 스너버(Snubber) 또는 클램프 회로의 부가가 필수적이다.

한편, 변압기의 자화 전류는 부하전류크기의 옵셋(Offset)을 가지므로 변압기 이용율이 낮으며, 동작 주파수가 높고 부하 용량이 클 경우 소프트 스위칭을 위해 별도의 보조회로를 부가하여야 하며, 출력 전류가 불연속적이므로 출력 전압 리플이 큰 것이 단점이다. 뿐만 아니라, 출력 다이오드의 턴오프 시 다이오드의 역회복 특성에 의해서 생긴 큰 서지성 전류는 스위치 전류 스트레스의 부담을 가중시키며 변압기 누설 인덕터와 출력다이오드 접합캐패시터와의 공진에 의해 다이오드 양단에는 큰 전압 Ringing이 발생된다. 따라서, FC의 경우 전압이 높고 용량이 큰 서스테인 전원 V_S 나 어드레스 전원 V_A 에 적용하기에는 다소 무리가 있다. 그러나 구조가 매우 간단하고 절연형이라는 장점과 제어기와 스위치가 함께 내장된 저가의 IC가 많이 출시되고 있어 V_S 와 V_A 를 제외한 PDP의 대부분의 전원회로에 매우 적합하게 사용되어지고 있다.

4.2 유지전원 V_S 및 어드레스 전원 V_A 를 위한 컨버터 토플로지

4.2.1 능동클램프 포워드 컨버터

포워드 컨버터는 그림 7에서 사각형 점선의 보조회로를 생략하면 벡(Buck) 컨버터의 절연형이며, 주요 동작 및 입출력 전압 변환 비는 변압기 턴비를 제외하면 벡 컨버터와 동일하다^[10, 11]. 이는 FC와 비교해 출력 인덕터가 존재하므로 출력 전압 리플이 작으며 변압기 자화전류의 옵셋도 DI_o (D : Duty ratio, I_o : 출력전류)로 작아 변압기 이용율이 다소 높은 장점이 있으나 변압기의 리셋을 위한 별도의 보조회로가




그림 7 능동 클램프 포워드 컨버터

필수적이므로 제작단가가 다소 높고 복잡한 구조를 가진다. 이를 위해 기존에 제안된 바 있는 대표적인 리셋 회로로는 공진형, 제3권선, RCD(Resistor Capacitor Diode) 클램프, 능동 클램프 방식 등이 있으며, 이 중 능동 클램프 방식의 성능이 가장 뛰어나다고 알려져 있다.

그림 7은 능동 클램프 리셋회로를 채용한 능동 클램프 포워드 컨버터(ACF)를 보이고 있다. 그림의 사각형 점선 안에 있는 능동 클램프 회로는 변압기 리셋기능 외에 스위치의 서지 전압을 클램프 시켜주며 보조 스위치는 물론 주 스위치의 ZVS를 가능하게 한다. 그러나, 주 스위치가 도통하기 전 누설 인덕터에 저장된 에너지가 작아 넓은 부하 영역에 대해 만족스런 ZVS를 얻기가 용이하지 않다. 이는 특히 전압이 높고 전류가 작으며 부하변동이 극심한 PDP의 경우에 더욱 큰 문제점으로 부각될 수 있다. 한편, 모든 스위치의 전압 스트레스가 $V_{in}/(1-D)$ 로 상당히 크며, 변압기 누설인덕터와 출력다이오드 접합캐패시터와의 공진에 의해 다이오드 양단에는 FC와 마찬가지로 큰 전압 Ringing이 발생하는 것이 단점이다.

4.2.2 비대칭 하프브릿지 컨버터

그림 8은 비대칭 하프브릿지(AHB)를 보이고 있다. 모든 전력 스위치의 전압은 입력전압에 의해 클램프 되므로 스위치 차단 시 항상 V_{in} 으로 보장되며, 변압기 자화전류의 전류 옵셋은 $(1-2D)I_o$ 로 앞서 고찰된 두 회로에 비해 낮으므로 변압기의 이용율이 더욱 우수하고 출력 단에 인덕터 필터가 있어 출력전압의 맥동이 작은 장점이 있다^[10-13]. 또한 변압기 누설 인덕터와 출력 부하가 어느 정도 클 경우 모든 전력 스위치는 ZVS가 보장되는 특징을 가지고 있다. 그러나 출력 정류 다이오드의 전압 스트레스가 $2DV_{in}/N$ 또는 $2(1-D)V_{in}/N$ 으로 매우 큰 것이 단점이며, 다이오드 차단 시 다이오드의 접합캐패시터와 변압기 누설인덕터와의 공진에 의해 심각한 전압 Ringing이 발생되며 이는 출력 정류다이오드의 내압 증가 및 온도 상승을 가져온다.

따라서 이를 위해 간단한 RC스너버를 장착하여 출력 정류




그림 6 플라이백 컨버터




그림 8 비대칭 하프 브릿지 컨버터




그림 9 KAIST 방식의 출력 인덕터 없는 펄스폭 제어 비대칭 하프 브릿지 컨버터

다이오드를 보호할 수 있으나 PDP 유지구동 전원 장치와 같은 경우 그 출력전압이 170V이상으로 매우 높으므로 RC스너버에서 발생하는 손실은 무시할 수 없을 만큼 큰 값을 갖게 되므로 높은 효율의 전원장치 구현을 다소 어렵게 한다. 뿐만 아니라, 팬 없는 구조에 높은 전력밀도를 가지는 전원장치를 위해서는 동작 주파수 증가와 함께 소프트 스위칭이 필수 요건이지만 AHB의 경우 넓은 부하영역에 대하여 ZVS를 보장할 수 없는 한계를 가지고 있다. 이는 특히 전압이 높고 전류가 작으며 부하변동이 극심한 PDP의 경우에 더욱 큰 문제점으로 부각될 수 있다.

4.2.3 KAIST 방식의 출력 인덕터 없는 펄스폭 제어 비대칭 하프브릿지 컨버터

그림 9는 KAIST 방식의 출력인덕터가 없는 펄스폭 제어 비대칭 하프 브릿지 컨버터(KPC-V1: KAIST Power Converter Version 1)를 보이고 있다. 그림에서와 같이 변압기 1차측은 AHB와 동일하며 2차측은 전압 더블러(Doubler) 형태에 출력 인덕터가 없는 구조를 취하고 있어 구조가 간단하고 제작단가를 저감할 수 있다. 대신 스위칭 주기보다 누설 인덕터 L_{kg}와 캐패시터 C_{c1} 또는 C_{c2} 간의 공진 주기를 수배 크게 하는 동시에 넓은 부하영역에 대해 모든 스위치의 ZVS를 보장하도록 변압기 누설 인덕턴스를 설계한다. 일례로, 42인치 PDP용 425W급 유지전원의 경우 대략 L_{kg}는 30uH 정도로 설계되며, 이때 ZVS는 정격부하의 약 40%까지 보장된다. 물론 출력 인덕터가 없어 출력전압의 맥동이 앞서 고찰된 FC와 같이 큰 것이 단점이나, PDP TV의 경우 패널 가스방전 시 순간적으로 매우 큰 방전전류(42인치 PDP의 경우 최대 150A)를 공급해야 하므로 PDP구동 보드의 가스방전유지 전원 버스(Bus)에는 큰 캐패시터가 여러 개 병렬로 부가되므로 실제 전압 맥동은 크지 않다.

한편 모든 스위치는 AHB와 마찬가지로 입력 전압 V_{in}으로 클램프 되며, 특히 출력 다이오드는 출력 전압으로 클램프 되므로 기존 회로에 비해 다이오드 내압이 대략 절반 수준으로 저감되는 특징을 가진다. 따라서 성능이 우수한 저가 다이오




그림 10 AHB와 KPC-V1의 소자발열 및 효율 비교 (a) 소자발열, (b) 효율 (425W급, 입력 385V, 출력 170V)

드의 사용이 가능하고 스너버가 필요 없으므로 시스템 효율 및 발열 측면에서 매우 큰 잇점을 얻을 수 있다. 뿐만 아니라 변압기 1, 2차 측과 직렬로 접속된 캐패시터 C_{c1}과 C_{c2}는 변압기 자화 전류의 융센을 없애 주므로 변압기 이용율이 높다. 그러나 BCM처럼 동작하는 KPC-V1의 경우 전류 스트레스가 다소 큰 것이 단점이나 다행히 PDP 유지전원은 전압이 높고 전류가 작은 경우에 해당 되므로 이 또한 심각한 수준은 아니다.

4.3 효율 및 발열량 비교

그림 10은 기존 방식 중 효율과 동작특성이 우수한 AHB와 KAIST방식의 KPC-V1을 동일한 전력스위치 및 동일한 변압기 코어를 사용하여 소자 발열 및 효율 측면에서 실험적으




그림 11 KAIST에서 개발된 50인치 PDP 전원장치 (a) 개발된 전원장치 (b) 50인치 PDP에 부착된 전원장치

로 고찰된 결과를 제시하고 있으며, 그림 10(a)와 같이 AHB의 경우 변압기 온도가 80도 이상으로 매우 높으면 이는 PDP TV와 같은 밀폐된 곳에 실장 될 경우 그 온도는 더욱 상승하며 이를 해결하기 위해서는 냉각팬을 사용해야 하거나 변압기 코어를 더욱 큰 것을 사용하여 코어 손실을 줄이고 더욱 굵은 권선을 사용하여 도통손실을 줄여야 한다. 또 그림 10(b)와 같이 KPC-V1의 경우 AHB보다 효율이 높으며, 특히 넓은 부하 영역에 대하여 고루 높은 효율을 보이고 있다. 이는 PDP 또는 오디오 앰프와 같이 부하 변동이 극심한 경우에 매우 적합하게 적용 가능하다. 그림 11은 KAIST에서 개발된 42인치 PDP 전원장치로 PFC단은 BCM동작 BLBC를, 유지전원과 어드레스 전원은 KPC-V1을, 나머지 전원단은 FC를 채용한 최종 시작물을 보이고 있다.

5. 전원시스템 제어

PDP용 전원장치는 앞서 표 1에서 보였듯 다양한 종류의 전원들로 구성이 다소 복잡하므로 각 전원들 간의 원활하고 안전한 동작을 위해서는 MICOM을 이용한 제어가 필수적이다. 즉 시스템의 대기모드에서 동작모드로 전환되거나, 각 전원의 공급 순서를 순차적으로 제어하기 위해 MICOM에서는




그림 12 기동 시 MICOM 제어 신호 순서

그림 12와 같이 각각의 전원 제어기에 On/Off 신호를 발생시킨다. 한편, MICOM의 On/Off 신호가 각 전원 제어기의 동작전원(15V)을 제어하도록 설계하여 대기모드 상태에서 제어기의 동작전압이 연결되지 않도록 함으로써 대기전력 소모를 최소화 할 수 있으며, DC/DC 파워 모듈의 출력 전압을 감지하여 OVP(Over Voltage Protection), OCP(Over Current Protection), UVP(Under Voltage Protection)를 수행함으로써 전원회로 오동작으로 인한 영구적인 시스템 손상을 막을 수 있다.

6. 결 론

PDP 세트의 전체 가격을 기준으로 현재 전원장치가 차지하는 비율은 약 5%~10%정도로 분포되며, 효율적인 측면에서는 PDP의 구성 회로만 고려할 경우 소비전력의 약 30~60%에 해당하는 손실을 발생하고 있다. 이러한 효율적인 면과 가격적인 면을 고려한다면, PDP 전원장치는 제품의 신뢰성과 생산성 등과 매우 밀접한 관계를 가지고 있다.

현재 PDP set maker들이 사용하고 있는 전원장치의 대부분은 외부업체에 의한 위탁개발에 의존하고 있으며, 이들 외부업체들은 기존의 선진 일본 업체의 PDP 전원 기술에 거의 의존한 상태로 개발하고 있다. 이는 PDP의 부하 특성과 화질과의 관계가 명백히 연구되어지지 않은 상태였기 때문이었으나, 현재는 국내의 PDP 양산업체들도 점차적으로 이러한 점을 고려하여 전원회로의 개발을 위해 다각도로 노력하고 있다. 또한 PDP의 저가격화 추세에 따라 PDP 전원장치도 저가격화를 위한 기술 및 생산기술이 필요한 실정이다. 이에 본고에서는 대화면 PDP용 전원장치를 위한 몇 가지 기존 전원장치에 대해 간략히 고찰하고 KAIST에서 채용된 전원회로에 대해 소개하였다.

참 고 문 헌

- [1] 청범출판사, 디스플레이 공학 II
- [2] Sang-Kyoo Han, Gun-Woo Moon, and Myung-Joong Youn, "A High Efficiency ZVS PWM Asymmetrical Half Bridge Converter for Plasma Display Panel Sustaining Power Module", Proceedings of IEEE PESC'04, Aachen, Germany, 2004.
- [3] Sang-Kyoo Han, Gun-Woo Moon, and Myung-Joong Youn, "A High Efficiency ZVS PWM Asymmetrical Half Bridge Converter for Plasma Display Panel Sustaining Power Modules", Journal of Power Electronics, vol. 5, no. 1, pp. 67-

75, January 2005.

- [4] R. Martinez and P. N. Enjeti, "A high-performance single-phase rectifier with input power factor correction", IEEE Trans. on Power Electronics, vol. 11, no. 2, pp. 311-317, March 1996.
- [5] R. Srinivasan and R. Oruganti, "A unity power factor converter using half-bridge boost topology" IEEE Trans. on Power Electronics, vol. 13, no. 3, pp. 487-500, May 1998.
- [6] J. G. Cho, J. W. Baek, D. W. Yoo, and H. S. Lee, "Reduced conduction loss zero-voltage-transition power factor correction converter with low cost", IEEE Trans. on Industrial Electronics, vol. 45, no. 3, pp. 395-400, June 1998.
- [7] B. Anereycak, "Power factor correction using the UC3852 controlled on-time zero current switching technique", Texas instruments Application note, U-132, pp. 235-251, 1999.
- [8] C.H. Chan and M.H. Pong, "Interleaved boost power factor corrector operating in discontinuous-inductor-current mode", in Proc. Power Conversion Conference-Nagaoka, vol. 1, pp. 405-410, 3-6 Aug. 1997.
- [9] I. Pressman, "Switching Power Supply Design", McGraw Hill, Inc.
- [10] Robert W. Ericson and Dragan Maksimovic, "Fundamental of Power Electronics", Kluwer Academic Publisher, 2001.
- [11] M. L. Heldwein, A. Ferrari de Souza, and I. Barbi, "A Primary Side Clamping Circuit Applied to the ZVS-PWM Asymmetrical Half-Bridge converter", PESC 2000, vol. 1, pp. 199-204.
- [12] J. H. Liang, P. C. Wang, K. C. Huang, C. L. Chen, Y. H. Leu, and T. M. Chen, "Design Optimization for Asymmetrical Half-Bridge Converters", APEC 2001, vol. 2, pp. 697-702.

〈저 자 소 개〉



한상규(韓翔圭)

1999년 2월 부산대 전기및전자공학과 졸업(학사). 2001년 2월 한국과학기술원 전자전산학과 전기및전자공학전공 졸업(석사). 2005년 2월 한국과학기술원 전자전산학과 전기및전자공학전공 졸업(박사). 2005년 3월~현재 한국과학기술원 정보전자 연구소 연수 연구원. 2005년 5월~현재 한국과학기술원 디스플레이 연구센터 책임연구원.



문건우(文建又)

1992년 2월 한국과학기술원 전기및전자공학과 졸업(석사). 1996년 2월 한국과학기술원 전기 및 전자공학과 졸업(박사). 1996년~1998년 한전 전력연구원 전력계통연구실 선임연구원. 1998년~2000년 (주)키텍크놀러지 대표이사. 2000년 세종대 전자공학과 조교수. 2000년 9월~현재 한국과학기술원 전자전산학과 전기및전자공학 전공 부교수.



윤명중(尹明重)

1970년 서울대 졸업(학사). 1974년 University of Missouri Columbia 졸업(석사). 1978년 University of Missouri Columbia 졸업(박사). 1978년~1983년 General Electric (GE) Columbia에서 Individual Contributor on Aerospace Electrical Engineering으로 재직. 1983년~현재 한국과학기술원 전자전산학과 전기및전자공학 전공 교수. 1999년 당 학회 회장 역임.