

PDP 파워 모듈을 위한 브리지 없는 고효율 ZVZCS 역률개선회로

曹奎玟[†], 楊炳圭^{*}, 文健又^{**}

Bridgeless High Efficiency ZVZCS Power Factor Correction Circuit
for PDP Power Module

Kyu-Min Cho, Byung-Gyu Ryu, and Gun-Woo Moon

요약

최근 많은 나라들이 상용전원의 왜곡을 방지하기 위해 AC 라인에 직접 연결하는 제품에 IEC 61000-3-2 나 IEEE 59 와 같은 고조파 규제를 가하고 있다. 따라서 최근 차세대 디스플레이 소자로 각광을 받고 있는 PDP(플라즈마 디스플레이 패널) 역시 이런 규제치를 만족하기 위해 역률개선회로를 부착하고 있다. 기존의 PDP 파워 모듈에서는 일반적으로 잘 알려진 부스트 컨버터를 이용해 역률개선회로를 구성하여 사용하였다. 그러나 PDP 자체의 열과 브리지 다이오드의 과도한 발열 때문에 시스템의 안전성을 보장할 수가 없었다. 본 논문에서는 PDP 파워 모듈용 역률개선회로로 브리지 없는 부스트 컨버터를 이용함으로써 효율, 소자 수, 발열상태 등 여러 가지 측면에서 기존회로와 비교 분석을 하고 그것의 제품 적용 가능성을 살펴보자 한다.

ABSTRACT

Recently, many nation have released standard such as IEC 61000-3-2 and IEEE 59, which impose a limit on the harmonic current drawn by equipment connected to AC line in order to prevent the distortion of an AC Line. Therefore, Plasma Display Panel(PDP) which is highlighted in digital display device also has the Power Factor Correction(PFC) circuit to meet the harmonic requirements. In PDP power module, the conventional boost converter is usually used for the PFC circuit. However, it comes serious thermal problem on its bridge diode due to heat of PDP, and therefore the system stability is not guaranteed. In this paper, the bridgeless boost converter, which is used for PFC circuit of the PDP power module, is designed and verified the possibility of the application in a practical product in a view of efficiency, component count, temperature and etc.

Key Words : IEC 61000-3-2, Plasma Display Panel(PDP), Power Factor Correction(PFC), PDP Power Module, Bridgeless Boost Converter,

1. 서 론

[†]교신저자 : 학생회원, 한국과학기술원 전기및전자공학과
석사과정

E-mail : negative@angel.kaist.ac.kr

^{*}정회원, 한국에너지기술연구원 연구원

^{**}정회원, 한국과학기술원 전기및전자공학과 교수

접수일자 : 2004. 8. 31 1차 심사 : 2004. 12. 31

심사완료 : 2005. 2. 3

최근 멀티미디어 시대 및 디지털 방송 시대를 맞이하여 TV, 컴퓨터, 인터넷의 기술을 조합한 첨단 전자장치들에 대한 많은 연구 개발이 진행되고 있다. 그 중 대화면, 고화질, 박형, 경량, 넓은 시야각등의 장점을 두루 갖춘 PDP(Plasma Display Panel)가 40인치 이상의 평면 디스플레이 분야에서 가장 주목을 받고 있다.

현재 PDP의 소비전력은 42인치의 경우 350W정도 소요되며 패널 크기가 50인치 내지 60인치로 대형화되면 그 소비전력도 600W가 넘어가게 된다. 또한 7가지 이상의 여러 가지 전원이 필요하기 때문에 전체 시스템 자체도 매우 복잡해진다.

전원 회로에 있어서는 최근 국제적으로 고조파 규제가 강화됨에 따라 각종 전기, 전자 제품에서의 역률 개선회로(PFC circuit)의 사용이 보편, 의무화 되어 가고 있어 PDP의 전원회로에도 이를 적용하여야 한다. 일반적으로 역률 개선회로는 수동형 회로와 능동형 회로의 두 가지 형태로 분류가 된다. 수동형 회로는 전원 입력측에 인덕터와 커패시터로 된 수동형 라인 필터를 적절히 설계하여 전원 전류의 고조파 성분을 감쇄시키는 방식으로 가격이 싸고, 구성이 간단하다는 장점이 있지만 하지만 입력 전원 전압의 크기에 따라 출력 전압의 크기가 변함으로써 전압의 안정화가 어렵고, 상용전원 주파수에 맞추어 설계가 이루어져야 함으로, 크기와 부피가 상당히 커진다는 단점을 가지고 있다. 한편 능동형 회로는 일반적으로 알려진 부스트 컨버터를 응용하여 구성하는데 장점으로는 거의 1에 가까운 역률 특성을 나타내며, 안정된 직류전원을 입력전압의 변동에 관계없이 출력할 수 있다는 점이 있지만 스위칭 방식을 이용함으로써 구성회로가 복잡해져 단가가 올라가고, 제어가 쉽지 않다는 단점이 있다.

PDP의 경우 LCD 와는 달리 자체 발광을 하기 때문에 패널 자체에서 열이 많이 발생한다. 따라서 회로 각부의 발열이 전원회로의 신뢰성에 심각한 영향을 끼친다. 기존의 부스트 컨버터를 이용한 PFC 회로의 경우 브리지 다이오드에 가장 많은 발열이 일어나며 이를 해결하기 위해서 브리지 다이오드에 비해 매우 큰 방열판을 사용하고 있다. 이는 PDP가 점점 더 대형화되어가는 현실에서 볼 때 매우 불합리적인 방법임을 알 수 있다.

본 논문에서는 위와 같은 문제점을 해결하기 위해 브리지가 없는 부스트회로를 BCM(Boundary Current Mode)로 구동시켜 효율 향상과 함께 발열 문제도 해결하고자 한다. 또한 기존의 회로와 비교 분석함으로써 회로의 실제 제품 적용 가능성을 검증하고자 한다.

2. 기존의 역률개선회로 분석

2.1 기존의 역률개선회로

현재 PDP 용 파워 모듈에서 사용하는 역률개선회로

로는 다음 그림 1과 같이 부스트 컨버터를 이용한다. 우선 고조파 노이즈를 저감시켜주는 EMI 필터와 역률 개선회로로 동작 시 생기는 전류를 눕혀주는 LC 필터가 앞단에 위치하게 되고 부스트 컨버터를 이용하여 역률 개선을 하게 된다.




그림 1 기존의 역률개선회로
Fig. 1 Conventional PFC Circuit

그림 1과 같은 부스트 컨버터를 역률개선회로로 사용할 경우 구동방식에 따라 그림 2와 같이 세가지 경우로 나눌 수 있다.




그림 2 전류 제어 방법
Fig. 2 Current Control Technique

CCM(Continuous Current Mode)으로 구동할 경우 다른 두 방식에 비해 전류의 피크치가 가장 적기 때문에 스위치의 전류 스트레스가 적고 인덕터의 코어 선정시와 입력 필터 설계시 유리한 점이 있으나 전력스위치의 하드 스위칭 및 출력 다이오드의 역회복 문제 등이 있다.

BCM(Boundary Current Mode)의 경우 다이오드가 영전류 턴 오프를 하기 때문에 다이오드의 역회복 문제가 발생하지 않지만 CCM 방식에 비해서 스위치의 전류 스트레스가 증가하고 인덕터의 코어 선정시 불리한 점이 있다.

DCM(Discontinuous Current Mode)방식의 경우 제어가 간편하다는 장점이 있지만 전류 스트레스가 다른 방식에 비해 가장 크기 때문에 스위치와 인덕터 코어 선정시 그리고 입력 필터 설계시 가장 불리하다.

현재 PDP 파워모듈(42인치 기준)의 경우 역률개선회로의 입출력 사양은 표 1과 같다.

표 1 42인치 PDP 용 파워모듈의 PFC 사양
Table 1 PFC spec. of 42" PDP Power Module

입력 전압	AC 90 Vrms ~ 265 Vrms
출력 전압	385 ~ 400V
출력 전력	500W

따라서 스위치의 전압, 전류, 그리고 가격을 고려하여 현재 사용되고 있는 PFC 회로는 부스트 컨버터를 BCM으로 구동시켜 사용하고 있으며 인덕터의 발열문제로 인하여 그림 3과 같이 부스트 컨버터를 250W급으로 병렬로 구동시켜 사용하기도 한다.




그림 3 병렬구동의 역률개선회로
Fig. 3 Parallel stage PFC circuit

2.2. 효율, 역률, 온도 측정

다음의 그림 4, 5, 6은 현재 제품(42인치)에서 사용하고 있는 역률개선회로를 제작하여 효율, 역률 그리고 온도를 측정한 것이다.

PDP의 경우 자체 발광을 하는 디스플레이 소자이므로 패널 자체의 온도가 60도 이상 올라간다. 따라서 PDP 파워모듈의 경우 패널을 연결하지 않은 상태에서 60도 이하의 발열을 가져야만 전체 시스템의 신뢰성을 확보할 수 있다. 위의 측정 데이터를 살펴보면 병렬로 역률개선회로를 구동시켜 회로의 효율이 올라가더라도 브리지에서 발생되는 열은 거의 일정함을 알 수 있다. 이는 브리지에서 생기는 손실이 도통 손실이므로 파워를 전달하려면 어쩔 수 없이 생기는 손실이기 때문이다. 따라서 대부분의 제품에서는 시스템의 안정성을 위해 브리지에 매우 큰 방열판을 부착하고 있다. 이는 PDP가 점점 더 대형화되어가는 현재의 시점에서 매우 불합리적인 것임을 알 수 있다. 따라서 브리지가 없는 부스트 컨버터를 PDP용 파워 모듈에 적용시킴으로써 위에서 생기는 문제점을 해결하고 실제 제품의 적용가능성을 검증하고자 한다.




그림 4 기존 역률개선회로의 효율
Fig. 4 Efficiency of Conventional PFC circuit




그림 5 기존 역률개선회로의 역률
Fig. 5 Power Factor of Conventional PFC circuit




그림 6 기존회로의 발열비교
Fig. 6 Temperature of Conventional PFC
(Vin=ac 90 Vrms, Vo= 385 V, Po= 500 W, after 60 min.)

3. 역률개선을 위한 브리지 없는 부스트 컨버터

3.1 기본 동작

다음 그림 7은 브리지 없는 역률개선회로와 기본동작을 보여준다. 그림을 살펴보면 우선 고조파 노이즈를 저감시켜주는 EMI 필터와 LC 필터가 앞단에 놓이고 브리지 정류기가 없이 바로 인덕터가 오는 형태를 가진다. 기본 동작은 다음과 같다.




그림 7 회로와 기본 동작
Fig. 7 Circuit and basic operation

Mode 1 ($V_{in} > 0$) : 출력 커패시터 앞에서 센싱한 전류가 0이 되면 스위치 2개가 동시에 켜진다. 이 때 전류가 0인 상태에서 다이오드가 꺼지기 때문에 ZCS turn-off 가 된다. 전류는 M1의 채널과 M2는 역방향 다이 오드를 거쳐 인덕터에 에너지가 쌓이게 된다.

Mode 2 ($V_{in} > 0$) : 정하여 놓은 일정 시간 후 스위치 2개가 동시에 꺼진다. 인덕터에 쌓인 에너지가 D1과 M2의 역방향 다이오드를 거쳐 부하에 전달된다.

Mode 3 ($V_{in} < 0$) : Mode 1과 동일

Mode 4 ($V_{in} < 0$) : Mode 2와 동일

회로 동작을 보면 알 수 있듯이 제안된 역률개선회로는 전류패스가 하나의 스위치와 하나의 바디 다이오드 혹은 하나의 다이오드와 하나의 바디 다이오드만을 지나고 있다. 따라서 기존의 역률개선회로보다 전류패스에 항상 다이오드가 하나가 줄어든다. 따라서 기존의 역률개선회로에 비해 도통손실이 줄어들기 때문에 효율이 향상됨을 유추할 수 있다.

3.2 인덕터

그림 7을 보면 부스트 인덕터로 Coupled Inductor를 사용했음을 알 수 있다. 실제 실험을 하면 인덕터를 한 개로 쓸 경우 스위치의 온/오프로 생기는 스위칭 노이즈에 의해 입력 전류가 반주기 동안 즉, 인덕터가 드레인에 바로 연결되지 않은 스위치가 온-오프 할 때 상용전원인 입력전압을 측정해 보면 노이즈가

심하게 생김을 알 수 있다. 이는 심각한 EMI 노이즈를 일으켜 주변 실험 장치들에 매우 큰 영향을 끼친다. 따라서 그림 8과 같이 인덕터를 Coupled Inductor로 사용함으로써 문제점을 해결하였다.




그림 8 Coupled Inductor 사용
Fig. 8 Using of Coupled Inductor

Coupled Inductor를 사용할 경우 그냥 보기에는 인덕터가 2개로 나누어져 보이나 실제로는 그림 9와 같이 코어를 같이 사용하고 서로 항상 연결되어 있으므로 회로에서 동작하는 인덕턴스 값은 다음과 같이 된다.

$$L_{eq} = \frac{\mu(N_1 + N_2)^2 A}{l}$$

$$L_1 = \frac{\mu N_1^2 A}{l}, \quad L_2 = \frac{\mu N_2^2 A}{l} \quad (N_1 = N_2)$$

따라서 Coupled Inductor를 쓸 경우 측정되는 각각의 인덕턴스 값은 원래 부스트 인덕턴스 값의 1/4이 된다.




그림 9 Coupled Inductor
Fig. 9 Coupled Inductor

3.3 스위치의 영전압 턴 온

앞서 언급했듯이 PDP용 파워모듈의 경우 패널 자체가 열을 많이 발산하기 때문에 파워모듈의 발열자체가 시스템의 신뢰성에 매우 큰 영향을 미친다. 일반적인 PDP용 역률개선회로인 경우 입력전압이 낮을 때 듀티가 커지게 되어 효율이 낮게 나온다. 그러므로 보통 제품의 발열 테스트를 할 때 AC 90 Vrms에서 측정을 하게 된다. 따라서 회로의 방열판 사이즈를 결정하는 것은 낮은 입력에서의 효율이라고 볼 수 있다. 부스트 컨버터의 경우 입력이 출력보다 낮을 경우 게이트 신호에 약간의 딜레이 회로를 추가함으로써 스위치의 양단 전압을 공진형태로 떨어뜨려 줌으로써 영전압 턴 온을 해 줄 수 있다. 그림 10은 그 원리를 보여준다.




그림 10 영전압 스위칭 원리
Fig. 10 Principle of ZVS Turn-on

회로가 BCM (Boundary Current Mode)로 동작하기 때문에 모드 2에서 인덕터의 전류가 영이 된 다음 다이오드가 꺼지고 바로 스위치가 켜져 다시 인덕터에 전류가 쌓이게 된다. 따라서 스위치는 하드 스위칭을 하게 된다. 하지만 이 순간 스위치의 게이트 드라이버 측에 딜레이 회로를 추가하여 스위치를 약간 느리게 켜주게 하면 스위치 양단의 전압은 다음 식과 같이 내려가게 된다.


$$V_{ds} = V_{in} + (V_o - V_{in}) \cos wt \quad \text{where } w = 2\pi\sqrt{LC_{eq}}$$

따라서 입력전압이 출력 전압의 1/2 보다 작은 영역에서는 ZVS 가 가능하다. 이와 같은 낮은 입력 전압에서의 ZVS는 PDP용 역률개선회로에서 방열판 사이즈를 줄여 전체 시스템의 크기를 줄이는데 매우 유용하다.


4. 실험 및 결과 고찰

4.1 주요 파형


그림 11은 각부의 주요 파형을 입력 AC 90 Vrms에서 측정한 것이다.



(a) V_{gs} (20V/div), IL (10A/div), I_{in} (10A/div)



(b) V_{gs} (20V/div), IL (10A/div), I_{sen} (10V/div)



(c) V_{ds} (100V/div), IL (10A/div), V_{gs} (5V/div)

그림 11 주요 실험 파형

Fig. 11 Key Experimental Waveform

(a)는 인덕터에 흐르는 전류와 입력 전원에서 나오는 전류를 나타낸다. Power Factor Correction이 매우 잘 되고 있음을 알 수 있다.

(b)는 (a)를 확대한 것으로 게이트 신호, 인덕터에 흐르는 전류, 제어기에 들어가는 센싱전류를 나타낸다.

(c)는 게이트신호, 스위치 양단전압, 인덕터 전류를 측정한 것으로 스위치가 ZVS turn-on 이 되고 있음을 보여준다.

4.2 효율, 역률, 발열 측정

브리지 없는 역률개선회로의 효율, 역률, 온도를 42" PDP 파워모듈의 사양으로 제작 측정한 결과를 표 2에 나타내었다.

표 2.1 브리지 없는 역률개선회로의 효율과 역률
Table 2.1 Efficiency, Power Factor of Bridgeless PFC circuit

		90V	110V	220V	260V
single stage PFC	효율	95.08%	96.07%	98.12%	98.42%
	역률	0.99	0.99	0.98	0.95
parallel stage PFC	효율	95.45%	96.34%	98.1%	98.33%
	역률	0.99	0.99	0.97	0.96

표 2.2 브리지 없는 역률개선회로의 발열

Table 2.2 Temperature of Bridgeless PFC circuit
(Vin=ac 90Vrms, Vo = 385V, Po= 500W, after 60 min.)

		Switch	Diode	Inductor
single stage PFC		59°C	53°C	65°C
parallel stage PFC		55°C	45°C	64°C, 64°C

4.3 기존회로와 제안된 회로의 비교 분석

다음 표 3과 그림 12, 13, 14에서 기존에 사용되고 있는 회로와 제안된 회로를 소자 수, 효율, 역률 그리고 발열상태를 각각 비교하여 나타내 효율을 각각 측정하여 나타내었다.

실험 결과를 살펴보면 기존의 PDP용 역률개선회로에 비해 브리지가 줄어든 대신 스위치가 늘어났음을 알 수 있다. 하지만 낮은 입력 전압에서(AC 90 Vrms)에서 효율을 2~3% 향상시킬 수 있고, 그에 따라 회로의 발열 문제를 해결하였기 때문에 방열판의 사이즈가 줄어들어 전체 시스템의 사이즈를 많이 줄일 수 있음을 확인 할 수 있었다.

표 3 소자수
Table 3 Component Count

	Conventional 1-stage PFC	Conventional 2-stage PFC	Bridgeless 1-stage PFC	Bridgeless 2-stage PFC
브리지 다이오드	600V 25A : 1ea	600V 25A : 1ea	없음	없음
스위치	500V 22A : 2ea	500V 22A : 2ea	500V 22A : 2ea	500V 12A : 4ea
다이오드	600V 15A : 2ea	600V 15A : 2ea	600V 15A : 4ea	600V 15A : 4ea
인덕터	500W : 1ea	250W : 2ea	500W : 1ea	250W : 2ea




그림 12 효율비교
Fig 12 Comparison of Efficiency




그림 13 발열비교
Fig 13 Temperature Comparison

5. 결 론

본 논문에서는 PDP용 브리지가 없는 고효율 고역률 ZVZCS 역률개선회로에 대하여 살펴보았다. PDP의 시장 규모가 점점 더 커지고, 화면이 대형화됨에 따라 PDP의 파워 모듈 역시 고효율, 고전력이 필요하게 되었다. 또한 패널의 자체 발광함으로써 생기는 열 때문

에 회로의 발열 문제도 심각하게 대두되었다. 따라서 PDP 파워 모듈의 효율에 직접적으로 영향을 끼치는 역률개선회로가 가지는 문제점을 살펴보고 이를 개선하기 위해서 브리지가 없는 부스트컨버터를 PDP용 파워 모듈의 역률개선회로에 적용시켜 보았다. 그리고 효율과 발열 그리고 시스템의 크기 등 여러 가지 면에서 기존의 회로와 비교 분석해 보았다. 비록 스위치의 수가 늘어났지만 브리지를 제거한 역률개선회로를 사용함으로써 전체 시스템 크기 감소, 2~3 %의 효율증가 그리고 발열 문제를 해결이라는 여러 가지 장점을 얻을 수 있었다. 따라서 PDP 파워 모듈이 점점 더 많은 전력을 필요로 하는 현재의 상황에서 브리지 없는 역률개선회로는 충분히 제품 가능성이 있다고 사료된다.

This research was supported by university IT research center project.

참 고 문 현

- [1] P.N Engeti, and R. Martinez, "A High performance single-phase AC to DC rectifier with input power factor correction", In Proceedings of APEC 1993, pp. 190-196.
- [2] R. Srinivasan and R. Oruganti, "A unity power factor converter using half-bridge boost topology" IEEE Trans. on Power Electronics, Vol. 13, No. 3, pp. 487 - 500, May 1998.
- [3] James P. Noon, Dhaval Dalal "Practical Design Issue for PFC Circuits" Applied Power Electronics Conference and Exposition, 1997. APEC '97 Conference Proceedings 1997, Twelfth annual, Vol. 1, 23-27 Feb, 1997.
- [4] Miaoisen Shen, Zhaoming Qian, Min Chen "Analysis and Average Modeling of Critical Mode Boost PFC Converter" Power Electronics and Drive System, 2001. Proceedings, 2001 4th IEEE International Conference on, Vol. 1, 22-25 Oct.
- [5] 유병규, "역률개선을 위해 경계모드로 동작하는 브리지리스 부스트 컨버터" 전력전자학회 추계학술대회 논문집, 90-94, 2003.
- [6] 김학원, "90-265 Vrms 입력범위를 갖는 단일 전력단 고효율 컨버터", 전력전자학술대회 논문집, Vol. 1, 205-210, 2001.
- [7] 연재을, "고역률의 단일단 부스트 입력방식의 공진형 AC-DC 컨버터", 전력전자학회 하계학술대회 논문집, Vol. 1, 66-69, 2003.

저 자 소 개



조규민(曹奎玟)

1978년 3월 3일생. 2003년 경북대 전자전기컴퓨터공학부 졸업. 현재 한국과학기술원 전기및전자공학과 석사과정.



유병규(俞炳圭)

1976년 8월 31일생. 2002년 부산대 전기공학과 졸업. 2004년 한국과학기술원 전기및전자공학과 졸업(석사). 현재 한국에너지기술연구원 근무.



문건우(文健又)

1976년 8월 31일생. 1992년 한국과학기술원 전기및전자공학과 졸업(석사). 1996년 한국과학기술원 전기및전자공학과 졸업(공부). 1996~1998년 한전 전력연구원 전력계통연구실 선임연구원. 1998년~2000년 (주)키텍크놀러지 대표이사. 2000년 세종대 전자공학과 조교수. 2000년 9월~현재 한국과학기술원 전자전산학과 전기및전자공학전공 부교수.