

메모리 소자의 DC parameter 검사회로 설계

김준식^{†*} · 주효남^{*} · 전병준^{**} · 이상신^{**}

^{†*}호서대학교 전기정보통신공학부

^{**}호서대학교대학원 전자공학과

The Circuit Design for the DC Parameter Inspection of Memory Devices

Joon Seek Kim^{†*}, Hyo Nam Joo*, Byoung Joon Joun**, and Sang Sin Lee**

^{†*}Dept. of Electronic Infomation Telecommunication Enginerring, Hoseo University

^{**}Dept. of Electronic Engineering, Hoseo University

ABSTRACT

In this paper, we have developed the DC parameters test system which inspects the properties of DC parameters for semiconductor products. The developed system is interfaced by IBM-PC. It is consisted of CPLD part, ADC(Analog-to-Digital Converter), DAC(Digital-to-Analog Converter), voltage/current source, variable resistor and measurement part. In the proposed system, we have designed the constant voltage source and the constant current source in a part. In the comparison of results, the results of the simulation are very similar to the ones of the implementation.

Key Words : DC Parameter Test System, Voltage, Semiconductor, Memory, Error Inspection

1. 서 론

우리나라의 반도체 산업은 1983년 메모리 공정 사업에 국내 기업이 본격적으로 참여하여 급속한 발전을 이루게 됐다. 짧은 기간에도 불구하고 현재 우리나라는 미국, 일본에 이어 세계 제 3위의 반도체 생산대국으로 성장하였다. 앞으로 유비쿼터스 시대가 다가 오면서 싱크로너스 D램, DDR램 그리고, 램버스 D램등의 범용 표준 메모리에서 발전하여 D램, S램, 플래시메모리가 결합된 퓨전 메모리가 개발되어 상용화할 것이다. 그러나 이를 생산하고 검사하는데 필요한 반도체 검사 장비 분야의 성장은 그리 만족할 만한 수준이 아니어서 반도체 검사 장비의 80%를 수입에 의존하고 있다. 고가의 반도체 검사 장비를 수입에 의존한다는 것은 단지 비용의 문제만은 아닐 것이다. 고가의 장비를 수입하면 제품에 대한 유지/보수/개선도 외국업체에 의존하게 된다. 이러한 문제를 해결하기 위해서는 수입 제품에 대

한 외국 의존도를 낮추고 해당 기술을 국내 자체 보유함으로써, 장비 수입을 대체하고, 나아가서 새로운 장비의 개발이 필요하다. 최근 몇 년간 반도체의 고집적화를 위한 미세화 패턴 공정으로 새로운 형태의 고장들이 발생되고, 비트 결합들의 상호관계를 고려할 때 테스트 기간이 기하 급수적으로 증가하게 된다. 테스트에 소요되는 시간이 증가할수록 그에 소비되는 비용이 증가하게 되어 비용절감에 커다란 장애 요인이 되고 있다. 이러한 고집적화 메모리에 대하여 검사를 할 경우 동일한 동작을 여러 가지 셀에 반복적으로 수행한다면 검사소요 시간이 증가함에 비례하여 생산공정에 따른 비용도 증가하게 된다. 이러한 문제점을 효과적으로 처리하기 위해 반도체 소자에 일정한 전압, 전류를 반복적으로 인가하여 소자의 DC 특성 오류를 검사하는 장비를 DC parameter test system이라 한다[1][2].

본 연구에서는 효율성 있는 반도체 검사 장비의 개발을 목적으로 하였으며, 간단한 연산증폭기를 사용하여 시스템을 구현하였고, 각각의 신호선을 제어할 수 있게 시스템을 연구하였다.

*E-mail : joonskim@office.hoseo.ac.kr

2. DC Parameter Test System

2.1. 전체 구성

Test system의 전체 구성도는 Fig. 1과 같다. 디지털 신호를 아날로그 신호로 바꾸어 주어 테스트 시스템에 원하는 전압을 인가하여 주는 DAC(Digital-to-Analog Converter) part와 일정한 전압 공급을 위해 DAC에서 출력된 값을 보정하여 main amplifier에 일정한 전압이 인가 되도록 하는 voltage follower part, test를 위한 전압을 공급하기 위해 일정한 전압을 인가 시켜 주는 main amplifier part, 정전류를 인가하여 device의 특성을 테스트하기 위해 정전류를 만드는 current range part, 측정하고자 하는 소자를 연결하기 위한 DUT(Device Under Test), test가 끝난 값을 ADC(Analog-to-Digital Converter)로 전송하기 위한 sense part로 구성이 되어있다.




Fig. 1. Block diagram.

이 시스템에서 중점으로 다루는 분야는 정전압, 정전류를 인가하여 device의 DC특성 테스트에 있다. 전압, 전류 값을 순차적으로 증가 또는 감소시키면서 device의 전압, 전류 특성을 측정할 수 있고, 부가 회로 및 소프트웨어의 출력 전류, 전압을 측정할 수 있다.

2.2. 부분별 구성 및 기능

2.2.1. PC interface part

테스트 시스템의 인터페이스는 8255와 74LS138 디코더로 구성되어 있으며, 제어 신호 발생을 위한 데이터를 전송하고, D/A 변환을 위한 디지털 데이터를 전

Table 1. I/O address of interface board

	I/O Address	접근 유형
8255 포트 A	0x300H	읽기/쓰기
8255 포트 B	0x301H	읽기/쓰기
8255 포트 C	0x302H	쓰기
8255 제어 바이트	0x303H	쓰기

Table 2. 8255 port A bit composition

D7	D6	D5	D4	D3	D2	D1	D0
DAC, ADC data							

Table 3. 8255 port B bit composition

D7	D6	D5	D4	D3	D2	D1	D0
DS1	DS0	/LS	/RD	DAC, ADC data			
ADC data							

Table 4. 8255 port C bit composition

D7	D6	D5	D4	D3	D2	D1	D0
CLOCK	R/C	WR1	CLEAR	A1	A0	DE1	DE0

CLOCK : 디코더 변환 클럭

R/C : ADC 읽기/변환

WR1 : ADC 멀티플렉서 쓰기

CLEAR : 16비트 좌 쉬프트 레지스터데이터 초기화

A1, A0 : ADC 채널 선택

DE1, DE0 : 디코더 데이터 입력

송하며 그리고, A/D 변환 결과를 읽어 온다. PC와의 어드레스 매핑은 I/O mapped I/O방식으로 구성되어 있으며, Table 1과 같다.

8255의 포트 A와 포트 B는 Table 2, 3과 같이 DAC의 12비트 변환 데이터 및 채널 선택신호를 전송하며, 또한 ADC 16비트 변환 결과를 읽어온다. 포트 C는 Table 4와 같이 테스트 시스템의 동작을 제어하는 제어 신호 발생 및 ADC, DAC변환 채널을 선택한다.

2.2.2 D/A converter part

D/A converter의 구조도를 Fig. 2에 나타내었다.

이 D/A converter는 전압, 전류원에 테스트 값을 지정하기 위한 목적으로 사용되고, 4개의 변환 채널과 8비트의 변환 범위를 가지고 있다. 총 4개의 AD7226 소





Fig. 2. D/A converter block diagram.

자를 사용하여 12개의 출력을 갖는 구성으로, 8비트 DAC 두 개를 하나의 구성으로 하여 10개의 데이터를 입력 받아 각각 IMCAL9A~IMCAL12B로 신호를 보내고 남은 DAC 두개를 통해 IMCAL13A~IMCAL16A, IMCAL13B~IMCAL16B로 변환된 신호를 내보낸다.

AD7226은 V_{ss}를 -5V, V_{DD}를 +15V로 하는 dual supply 모드로 사용하고, 각각의 V_{REF}는 +2~+12.5V까지 변환 가능하다. 첫 번째 DAC 구성은 -IMCALCK 2A 신호를 받아 *WR(어드레스 선택신호로서, DAC내부에 있는 4개의 latch회로를 선택할 때 사용) 신호로 ±사용하고, 두 번째 DAC 구성은 -IMCALCK 2B 신호를 받아 *WR 신호로 사용한다. REGSEL0와 REGSEL1 신호는 각각의 DAC A0와 A1신호로 사용되는데, *WR신호와 A0, A1 신호의 조합으로 DAC 내부의 latch회로를 구동시켜 각각 그에 해당하는 DAC 변환 채널을 선택하게 한다. 각각의 출력 값은 다음 식에 의해 결정된다.

$$\text{LSB} = (\text{V}_{\text{ref}})(2^{-8}) = \text{V}_{\text{ref}}(1/256)$$

8-bit 데이터가 모두 0일 경우는 0[V]를 출력하며 MSB(Most Significant Bit)가 1이 되고 나머지 비트가 0인 경우는 $\text{V}_{\text{ref}}(128/256) = \text{V}_{\text{ref}}/2$ 의 값이 된다. 모든 비트가 1이 되면 $\text{V}_{\text{ref}}(255/256) \approx \text{V}_{\text{ref}}$ 가 된다. 따라서, 각 구성의 첫 번째 DAC의 출력은 상위 4비트만 변화 가능하고 하위 4비트는 접지되어 0이 되므로 이진수 00000000부터 이진수 11110000까지 변환 가능하므로 0[V]~+V_{ref}(240/256) 이 되고, 두 번째 DAC의 출력은 상위 6비트가 변화 가능하고 하위 2비트는 마찬가지로 접지 되어

있으므로 이진수 00000000부터 이진수 11111100까지 변환 가능하므로 0[V]~+V_{ref}(252/256)가 된다.

2.2.3 Voltage follower part

DAC에서 출력되어 나온 전압 값을 main amplifier에 전달하는 과정에서 잡음이 섞이지 않도록 하기 위해 OPA4277을 이용하여 보정을 하게 하여 main amplifier에 정확한 값이 전달 되도록 하였다. Voltage follower part의 회로도는 Fig. 3에 나타내었다. 여기에 사용한 OP 앤프는 음의 부귀환을 적용하여 입력은 비반전입력단에 연결하고, 출력은 반전입력단자로 귀환 시켜 입력으로 들어오는 전압값에 가장 근사치의 출력값을 얻어내는 역할을 한다[2][3][4].

2.2.4 Main amplifier part

Main amplifier는 SENSE, IMOUT, CHASE,




Fig. 3. Voltage follower circuit.




Fig. 4. Main amplifier circuit.

MAINOUT신호 선을 이용하여 각 단의 값을 다시 입력 받아 출력 값을 결정하여 주는 역할로 특정전압 값과 전류 값을 일정하게 유지를 할 수 있게 회로를 구성하였다. Fig. 4는 main amplifier part의 회로이다. Fig. 4의 좌측 첫 번째 OP 앰프는 입력 단에 AD711을 사용하여 들어오는 입력 값을 보정을 하여 주고 그 입력 값의 잡음 성분을 제거나이오드 등을 사용하여 제거하여 준다. 그 후 Fig. 4의 가운데 OP 앰프인 OPA2541에 입력되게 하여 보다 정확한 값이 출력 되게 하였으며, 또한, OPA2541에서는 전압 측정 시에 SENSE, CHASE, MAINOUT을 통해서 들어온 값을 비교하고 전류 측정 시에는 SENSE, IMOUT, MAINOUT을 통해서 들어온 값을 비교하여 정확한 값을 출력하게 하여 2차적으로 한번 더 값을 보정한다 [3][4].

Fig. 5에서 입력 값은 $-5V$ 에서 $+5V$ 까지 값이 순차




Fig. 5. Main amplifier output.

적으로 증가하여 입력이 된다. Fig. 5에서 좌측에서 증가되는 값은 입력 값이며, 감소하는 값은 출력 값이다.

2.2.5 Current Range part

Main amplifier에서 나온 전압 값을 이용하여 전류 측정을 하기 위하여 원하는 전류를 만들어 주는 회로이다. current range 회로도를 Fig. 6에 나타내었으며, 여기서는 음의 법칙($V=I \cdot R$)을 사용하여 일정한 전압




Fig. 6. Current range circuit.

값이 주어진 상태에서 저항 값을 변화시켜 원하는 전류 값을 만들 수 있다. 각각의 저항에 따른 전류 값을 만들기 위해 4개의 신호선과 릴레이를 이용하여 저항 값을 정확하게 조절할 수 있도록 설계 하였다.

2.3. Voltage forcing/current forcing test

2.3.1 Voltage forcing test

전압을 인가한 측정시의 전체 구성을 Fig. 7에 나타내었다. DUT에 일정한 전압이 걸리게 유지하기 위하여 DUT에서 나온 전압을 다시 main amplifier로 귀환, 입력값과의 차이를 구해 다시 입력과 더해서 출력을 보정하는 방법을 사용하였으며, DUT에서 나오는 전압값을 정확히 ADC로 보내면서 main amplifier로




Fig. 7. voltage measurement flow.




Fig. 8. Sense amplifier circuit.

귀환하기 위해 DUT 출력 단에 Fig. 8과 같은 sense amplifier를 연결하여 정확도를 높였다.

Fig. 7에서 보는 것과 같이 전압인가 후 test시 DUT에서 나온 값이 Fig. 8의 sense amplifier 회로를 통과하면서 잡음 성분이 제거되고, 이 값이 다시 Fig. 9의 전압보정회로에 입력되어 main amplifier에서 나온 출력 값과 차를 구한다. 그 후 다시 구한 값을 main amplifier로 귀환하여 main amplifier에서 합해지고, current range를 통과하고 DUT에 입력 되게 하여서 점차적으로 DUT에 걸리는 전압 값이 일정하게 유지되어 정확한 측정값이 나오도록 하였다.

전압 보정회로는 Fig. 9에 나타내었으며 AD711을




Fig. 9. Voltage compensation circuit.

사용하여 main amplifier의 출력 값과의 차를 구하였다 [3][4].

2.3.2 Current forcing test

DUT에 일정한 전류가 흐르도록 하기 위해서는 음의 법칙에 의하여 current range에 일정한 전압이 걸리게 하여야 current range에서 나온 전압 값이 DUT에 일정하게 공급을 할 수 있게 하는 방식을 사용하였다. Fig. 10에서의 흐름도와 같이 main amplifier에서 나온 전압 값이 current range에서 전류 값을 만들어 주고, 여기서 전류 값이 작게 나오면 Fig. 11의 전류 보정회로를 지나 main amplifier에 다시 값이 더해져 나온




Fig. 10. Current measurement flow.




Fig. 11. Current compensation circuit.

후 정확한 값이 나오면 DUT에 보내서 측정을 한 후 sense amplifier로 보내 준다. 이때 여기서 DUT에 일정한 전류가 걸리게 하기 위하여 main amplifier에 다시 귀환을 주어서 DUT에서 측정 시 보다 더 정확한 측정을 할 수 있게 하였다.

Fig. 11에 있는 전류 보정회로를 보면 전압 측정 시에는 스위치를 사용하여 곧장 IMOUT로 출력을 하게 되고, 전류 측정 시에는 전류보정증폭회로부를 거쳐서 전류값을 보정한 후 출력을 하여 측정을 할 수 있게 회로를 설계 하였다[4].

3. 결과 및 고찰

3.1. DC parameter test system 측정 결과

3.1.1 Main amplifier 측정 결과

Fig. 12는 입력 값에 따라 main amplifier의 출력 값을 나타내고 있다. 입력은 0V에서 3V까지 주었으며, 소자에 인가되는 전압은 0V에서 6V까지 인가된다. Fig. 12의 입력 값에 따른 출력 값이 비례하여 나타나는 이유는 측정 시 반전 회로를 더하여 측정하여 Fig. 12와 같은 그래프가 나왔다. 출력은 약 1.8배의 출력을 보여 주고 있다.

3.1.2 다이오드의 전압 인가 전압 측정 결과




Fig. 12. Main amplifier output.




Fig. 13. Voltage forcing voltage sensing result for diode.

Fig. 13은 테스트에 필요한 입력전압을 0V에서 3V까지 주었고, 테스트의 출력 범위는 0V에서 6V로 하여 다이오드의 특성을 측정한 결과이다. Fig. 13에서 보이는 것과 같이 0.7V에서 도통이 되는 다이오드의 특성이 잘 나타나고 있다.

3.1.3 다이오드의 전압 인가 전류 측정, 전류 인가 전압 측정 결과

Fig. 14는 전압 입력이 0V에서 3V까지, 테스트 범위




Fig. 14. Voltage forcing current sensing result for diode.




Fig. 15. Current forcing voltage sensing result for diode.




Fig. 16. Voltage forcing voltage sensing result for resister.

는 0V에서 6V 까지 테스트를 하였다. 부하 저항은 10 K Ω 전류의 입력 범위는 0A에서 0.6 mA까지 인가 하였다. 그럼 15는 전류를 인가하여 출력 전압을 측정한 결과이다. 1K Ω 의 전압 인가 전압 측정, 전압 인가 전류 측정 결과 저항 특성 테스트도 다이오드와 마찬 가지로 입력전압이 0V에서 3V까지, 인가전압이 0V에서 6V까지 하여 테스트를 하였다. 그럼 16은 저항에 흐르는 전압을 측정하므로 인가되는 전압이 그대로 테




Fig. 17. Voltage forcing current sensing result for resister.




Fig. 18. Current forcing voltage sensing result for resister




Fig. 19. Current forcing current sensing result for resister.

스트 저항 $1K\Omega$ 을 흐르게 되어 인가전압과 동일한 전압이 측정된다.

그림 17 인가전압을 0V에서 6V까지 변화시키면서 $1K\Omega$ 의 저항에 흐르는 전류를 측정한 결과이다. 실험 결과 값(0.099 mA)으로 봤을 때 움의 법칙을 적용하여 계산한 값(0.1 mA)과의 오차율은 1%정도로 매우 정확한 결과를 얻을 수 있다.

그림 18은 전류를 인가하여 전압을 측정한 결과이고, 그림 19는 전류를 인가하여 전류를 측정한 결과이다.

4. 결 론

반도체 칩의 접적도가 증가하고 기능이 복잡해짐에 따라 생산된 반도체 칩의 정상 동작 여부를 테스트하는 작업이 어려워 테스트에 소요되는 시간이 증가하였고 결국에는 전체적인 테스트 비용이 증가하게 되었다. 효율적으로 테스트하기 위해서는 정전압과 정전류 테스트를 정확히 하여 빠른 시간 안에 테스트가 이루어 지도록 하는 것이 중요하다.

본 연구에서는 DC parameter test system을 연구하여 반도체 칩의 생산라인에서의 생산성 증대 및 품질 향상에 중점을 두었다. DC parameter test system에서는 간단한 OP 앰프 증폭기와 current range를 사용하여 정전압과 정전류를 device에 인가하여 device의 전압, 전류 값의 변화에 따른 특성을 검사, device의 품질을 확인 할 수 있었다. 이 DC parameter test system에서 AD 7226소자를 사용하여 총 16채널까지 확장이 가능하도

록 하였으며, 전류인가를 위해서 current range part에서 릴레이를 사용하여 저항값의 자동 변화를 가능하게 하여 전류인가의 효율성을 증가 시켰고, sense Amp, 전압 보정회로를 연결하여 오류를 자체 보정을 할 수 있게 하였다. 이러한 결과로 DC parameter test system의 효율성을 극대화 할 수 있었다. 향후 DC parameter test system의 각 노드의 잡음 성분의 발생을 zero화 하여 정확도를 증가 시켜야 할 것이며, 절전되거나 강전이 흐를 때를 대비하여 전압 안정화 장치를 개발 하여 추가한다면 더욱 안정되고 정밀한 검사 장비가 될 것이다.

감사의 글

본 논문은 한국과학재단지정 호서대학교 RRC의 연구지원으로 이루어진 것임.

참고문헌

1. A. Stevens, "Introduction to Component Testing" Addison-Wesley ,Publishing Company, 1986.
2. 강성호, 김규철, 소병세, 홍성제 공저 "메모리 테스트," 대영사, pp. 13-66, 2001.
3. 강경일, "OP-AMP 회로 기초", 대영사, pp. 51-54, 1990.
4. 강경일, 권인현, "활용 OP-AMP 회로" 대영사, pp. 10-23, 1991.
5. Jung, Walter G., and Sams, H. W., "IC op-amp cookbook," 1976.