

초고속 초전도 ALU 개발

한택상
한국광기술원 책임연구원

1. 서론

정보통신 기술이 발전하게 됨에 따라 빠른 시간 내에 다량의 정보를 처리해야 하기 때문에 전자산업 분야는 앞으로 점점 더 고속으로 작동하는 전자소자를 요구하게 될 것이다. 이에 따라 반도체 소자의 고속화 연구가 현재 많이 진행되고 있으나, 반도체 소자를 고속화할 경우 나노 구조의 선포스로 제작하는 일이 기술적으로도 어려운 일이겠으나, 나노 구조의 제작 기술이 가능하다 해도 소비 전력 면에서 한계가 있기 때문에 10 GHz 이상의 획기적인 속도의 상승은 용이하지 않을 것으로 전망되고 있다.

반도체 회로의 경우 현재까지는 Moore의 법칙에 따라 18-24개월마다 집적도가 약 두 배로 증가하여 왔으며 현재까지 개발된 0.18 μm 선포스를 사용할 경우 ~2GHz 정도의 속도를 얻을 수 있으리라고 보고 있다. Moore의 법칙이 계속 만족되기 위해서는 0.1 μm 이하의 선포스를 갖는 칩을 제작하여야 하는데, 0.1 μm 이하의 선포스를 갖는 나노 구조의 공정이 용이하지 않아 Moore의 법칙이 한계점에 도달했다는 관측이 제기되고 있다. Moore의 법칙에 따라 0.1 μm 이하의 선포스를 갖는 칩이 개발될 경우에도 칩의 속도는 4GHz의 속도에 다다른 후 그 이상의 속도를 얻기는 쉽지 않을 것으로 예측된다.

그러나 초전도 박막 조셉슨 접합을 이용한 디지털 전자소자인 단자속양자(Single Flux Quantum; SFQ)소자는 초전도 상태에서 미세한 전력으로 단자속양자의 상태를 변환시켜 빠른 전환 속도로 작동시키기 때문에, 그림 1에서 보는 바와 같이 기존의 반도체 소자에 비하여 100배 이상의 작동속도를 가지면서도 반도체에서 가장 큰 문제점으로 지적되고 있는 소비전력은 1,000분의 1 이하로 작다는 장점을 가지고 있다.

이와 같은 초고속 초전도 디지털 전자소자 덕분에 21세기에는 현재의 슈퍼컴퓨터 수준의 성능을 가지는 탁상용 컴퓨터가 출현할 것으로 예상되고, 대량의 정보 및 영상처리를 가능케 하여 초고속 정보통신망 구축은 물론, 미래의 전자산업의 핵심 기술로 자리잡을 것으로 전망된다. 초전도 디지털 소자는 반도체가 한계에 도달할 때에 이를 대체하거나 반도체와의 hybrid를 통하여 고속소자의 요구조건을 만족시켜줄 수 있는 미래 기술이다. 선진국에서는 이 소자의 파급효과를 전망하고 많은 연구비와 연구인력을 투입하여 경쟁적인 연구를 수행하고 있고 특히 기업이 이 분야의 연구를 많이 수행하고 있다.




그림 1. 반도체소자와 비교한 초전도 디지털 소자의 특성

초전도 조셉슨 소자를 이용한 초고속 연산 소자인 ALU(Arithmetic Logic Unit)의 개발은 앞으로 요구되는 peta-flops 급의 초고속 컴퓨터는 물론 슈퍼컴퓨터 수준의 tera-flops 급 탁상용 개인컴퓨터의 출현을 가능케 하고, 여기서 얻어지는 초전도 초고속 디지털 회로 기술은 현대의 정보유통의 고속화와 무선비디

오 시스템 등의 개발을 촉진시켜 줄 것으로 기대된다. 특히 무선 화상통신, 위성과의 통신 등 일상 정보통신 분야의 발전에 기여함은 물론이고 첨단 레이더 장비 등에 필수적인 부품의 개발도 가능하다. 급변하는 정보화 시대에서 초고속 전자 제품의 개발은 고속 정보 통신 기술의 현대화에 반드시 필요한 과제이며 선진국에서의 상품화에 대비한 국내에서의 기술 축적이 절실히 요구된다.

2. 국내외 연구 동향

가. 외국의 연구동향

미국의 경우 Hypres, Northrop Grumman, TRW, Conductus 등의 기업을 중심으로 저온 초전도 디지털 회로 설계 및 공정 기술에 집중한 연구 개발이 이루어지고 있고, NIST, NASA, JPL 등의 연구소와, SUNY-Stonybrook, UC-Berkeley, MIT-Lincoln Lab, U. Rochester 등의 대학에서 페타 플롭 컴퓨터용 논리회로, 조셉슨 디지털 소자 등에 대한 연구가 활발하게 이루어지고 있다. 페타 플롭 컴퓨터 개발 과정에서 얻어질 테라 플롭 데스크탑 컴퓨터는 현재의 슈퍼컴퓨터 수준의 성능을 가지는 탁상형 컴퓨터로서 100GHz clock speed, 512GB RAM, 8TB HDD의 사양을 가지며, 이것이 상용화되면 대당 가격이 약 \$10만이 될 것으로 예상하고, 연간 \$200억의 시장이 형성될 것으로 전망하고 있다. 그림2는 SUNY-Stonybrook에서 제작한 연산소




그림 2. SUNY-Stonybrook에서 제작한 연산소자

자의 사진을 보여주고 있다.

일본에서는 ISTEK에 참여하고 있는 NEC, Toshiba, Hitachi, Fujitsu, Mitsubishi 등의 기업에서 초전도 디지털 소자에 대한 연구가 활발히 이루어지고 있으며, 작년 10월 고온초전도 디지털소자를 활용한 응용 시스템인 40 Gbps급 샘플러 시스템의 개발을 세계 최초로 성공하여 발표하였다. 뿐만 아니라, 과학기술청의 지원으로 테라급 네트워크 시스템에 탑재할 저온초전도 디지털회로를 이용한 패킷 스위치를 개발하는 대형 국책사업도 ETL, NEC, Hitachi, Toshiba, Fujitsu, SRL, 동경대, 나고야대, 요코하마대 등에서 수행하고 있다.

유럽의 경우 70여개의 초전도 연구팀이 연합하여 조직한 공동연구망인 SCENET (European Network for Superconductivity) 와 유럽 기업의 콘소시엄인 CONECTUS를 중심으로 인력교류, 기술교류, 정보공유 등의 협력을 통하여 초전도 분야에서 유럽의 위상을 높이기 위하여 노력하고 있고, 미국과 일본을 의식하면서 경쟁적인 연구를 하고 있다. 미국에서는 주로 벤처 기업들이 괄목할 만한 연구성과를 내고 있는 반면 유럽에서는 일본과 같이 대기업들이 초전도기술의 연구개발에 주도적인 역할을 하고 있다. Forschungszentrum Juelich, PTB, Univ. of Twente, Univ. of Cambridge, Univ. of Karlsruhe, Chalmers Univ., Moscow State Univ 등에서 초전도 디지털 회로 제작에 대한 연구가 활발히 이루어지고 있다.

나. 국내에서의 디지털소자 연구

국내의 경우 단자속 양자회로에 관한 연구는 1997년에 과학기술부에서 시행한 중점국가연구개발사업의 세부과제로 "초전도 디지털 전자소자 기술개발" 과제로부터 시작되었으며, 21세기 프런티어 연구 개발 사업인 차세대초전도응용기술개발 사업의 "초고속 초전도 ALU (Arithmetic Logic Unit) 개발" 과제가 시작되면서 본격적으로 수행되었다. 이 연구에는 한국광기술원, 인천대학교, 표준과학연구원, 영남대학교, 한림대학교, 세종대학교, 미국의 Hypres사가 공동으로 참여하였으며, 디지털 회로의설계, 조셉슨 접합의 특성 향상, 소자 제작 및 측정 등의 분야를 각 기관

이 분담 협력하여 효과적인 연구를 수행하였고, 한국광기술원에서 제작한 1-bit ALU는 20GHz에서의 동작 시험에 성공하였으며, 4-bit ALU는 5GHz에서의 성공적으로 동작하였다.

3. 5GHz 4-bit ALU 제작

가. 설계 프로그램의 설치

본 연구에서 사용한 초전도 소자의 설계를 위하여 시뮬레이션 프로그램은 WRspice, Julia를, layout 프로그램은 XIC, 그리고 layout 상태에서 초전도 선의 인덕턴스를 추출하기 위한 프로그램으로는 Lmeter를 사용하였다. WRspice는 spice 명령어로 작성된 회로의 시뮬레이션을 할 수 있으면서도 XIC에서 그려진 circuit layout 상태에서 직접 시뮬레이션을 할 수 있다는 장점을 가지고 있는 반면에 회로의 마진을 얻기 위해서는 마진 프로그램을 내부 언어로 직접 만들어야 한다는 단점을 가지고 있다. Julia는 회로를 직접 보면서 시뮬레이션을 수행할 수 없지만 마진 분석 기능과 최적화 기능을 가지고 있으며, 디지털 시뮬레이션이 가능하기 때문에 WRspice 보다는 설계하는데 걸리는 시간이 단축된다. 본 연구에서는 회로의 동작 유무는 WRspice를 이용하였으며, 회로의 마진 분석이나 최적화는 Julia를 이용하였다. 그림 3에서 WRspice를 사용하여 마진을 분석하는 화면을 볼 수 있다.




그림 3. WRspice를 이용한 마진분석

나. 장비의 구축

초전도 소자의 제작 장비는 일반 반도체

공정에 필요로 하는 장비가 사용된다. 본 연구에 사용된 소자제작 장비는 Nb 과 Al_2O_x 증착 장비인 DC magnetron sputtering system, Mo 와 SiO_2 를 증착하는 dual chamber DC/RF sputtering system, Au/Pd/Ti의 전극을 증착하는 e-beam evaporator, Nb/ Al_2O_x 와 Mo를 에칭하는 dual chamber RIE(Reactive Ion Etching) system, SiO_2 를 에칭하는 ICP(Inductively Coupled Plasma) type oxide etching system, PR(Photo register) 제거용 plasma asher, PR 도포와 현상을 하는 spin coater and developer system, 마스크의 이미지를 만들기 위한 mask aligner, 박막의 표면 morphology를 검사하는 SPM(Scanning Probe Microscope)과 SEM (Scanning Electron Microscope), 박막의 단차나 스트레스를 측정하는 thickness measurement system, 박막이나 소자의 표면을 검사하는 현미경, 제작된 웨이퍼를 원하는 크기로 자르는 dicing saw등을 구축하여 초전도 소자 제작 공정에 사용하였다. 그림 4에 대표적인 증착 장치인 DC magnetron sputtering 장치의 사진을 보였다.





그림 4. 본 연구에 사용한 dc magnetron sputtering 증착 장치

초전도 소자를 측정하기 위해서는 저온성과 저전력성의 두가지 사항을 고려해야 한다. 초전도는 저온에서만 초전도 현상을 가지기 때문에 소자를 측정하기 위해서는 저온으로 온도를 낮추어주어야 한다. 본 연구에서는 액체 헬륨 온도(4.2K)에서 측정하였으며, 이 온도에서 측정 가능한 40핀과 24핀 프로브를 제

작하여 사용하였으며, 그림 5에 40핀 프로브의 사진을 보였다. 이 프로브는 5mm x 5mm의 칩을 장착할 수 있으며, 고속 측정을 위하여 wire bonding이 아닌 finger 형식으로 소자와 전기적인 접촉이 이루어지며 칩의 패드와 자동 정렬기능을 가지고 있다. 초전도 소자에서 출력되는 출력신호가 매우 미세하기 때문에 이러한 신호를 측정하기 위해서는 1MHz이하의 주파수 대역을 갖는 측정시스템이 필요하다. 본 연구에서는 1MHz 주파수 대역을 갖는 8 채널 오실로스코프와 300 kHz의 주파수 대역을 갖는 16채널 디지털 오실로스코프를 사용하였다. 바이어스 전류를 공급하여 주기 위하여 16채널 current source를 사용하였으며, 외부 신호공급을 위하여 80MHz AWG(Arbitrary Waveform Generator)와 36 채널 pattern generator 그리고 40GHz signal generator를 사용하였다. 또한 16 채널의 신호 출력과 24 채널의 바이어스 전류 공급 그리고 16 채널의 신호 출력을 할 수 있는 초전도 소자 자동 측정 장치를 PXI system과 Labview 소프트웨어를 이용하여 구축하였다.



- ◆ 5mmx5mm chip auto alignment
- ◆ 26GHz bandwidth
- ◆ 50Ω impedance matching
- ◆ G-10 pressure pad and bridge

그림 5. 40핀 프로브의 외관 및 내부 구조

다. RSFQ 회로의 제작

초전도 소자의 제작 공정은 10 mask level process에 따라 4 인치 실리콘 웨이퍼에 제작을 하였다. 총 13층의 layer를 증착하였으며, 초전도 층은 Nb, 조셉슨 접합은 Al₂O₃, 절연 층은 SiO₂, 저항 층은 Mo, 전극층은 Ti/Pd/Au를 사용하였다. 제작 공정의 최적화를 위하여 SPM을 이용한 Nb과 SiO₂ 박막의 표면을 분석, Thickness measurement system을 이용한 Nb 박막의 스트레스 측정, Nb 박막의 저항-온도 곡선 측정, Mo 박막의 sheet resistance 측정, SEM을 이용한 Nb, SiO₂, Mo 박막의 단면 측정, Nb 박막의 step coverage 문제 해결, SQUID 회로를 이용한 초전도 선의 Inductance 추출 등의 실험을 하였다. 그림 6에서 13층의 layer로 증착하여 완성한 회로의 단면 구조를 볼 수 있다.




그림 6. 13층의 증착구조로 이루어진 초전도 조셉슨 디지털 회로의 단면구조

라. RSFQ 기초회로 및 논리회로

본 연구에서는 DC/SFQ, JTL, SFQ/DC, DC switch, CB(Confluence Buffer), NDRO, Inverter(NOT), AND, OR, XOR에 대한 설계, 제작, 측정을 하였다. 단자속 양자 AND gate 회로는 두개의 D Flip-Flop으로 구성되어 있으며, 서로 대칭적인 형태를 가지고 있고, 단자속 양자 OR gate gate는 하나의 Confluence Buffer와 D Flip-Flop으로 구성되어 있다. 단자속 양자 NDRO 회로는 ON과 OFF의 스위치 기능을 한다. ON 상태에서는 입력된 data가 출력되지만, OFF 상태에서는 입력된 data가 소멸하게 된다. 그림 7과 그림 8에 SFQ/DC 회로의 layout과 RS flip-flop 회로의 layout을 각각 보였다.

RSFQ 기초회로 및 논리회로의 측정은 낮은 주파수 대역(1kHz, 10kHz, 1MHz)에서 행하였으며, 성공적으로 동작하였다.




그림 7. SFQ/DC 회로의 layout




그림 8. RS Flip-Flop의 layout

마. RSFQ 1-bit ALU

논리 연산회로인 ALU는 산술연산과 논리 연산을 담당한다. 본 연구에서 설계한 1-bit ALU는 한 개의 Half adder와 3개의 control 스위치로 구성되어 있다. 또한 파이프라인 구조로 설계되었으며 AND, OR, XOR의 논리연산과 A 수 있도록 하였고, 200KHzDD의 산술 연산 기능을 가지도록 하였다.

1-bit ALU의 측정은 low speed test와 high speed test 두가지 방법으로 진행하였다. HA에 DC switch를 연결하여, ADD, AND, OR, XOR의 기능을 수행할 수 있도록 하였으며, 고속 측정을 위하여 입력 단에 DC switch를 연결하여 eye diagram으로 측정할 수 있도록 하였고, 5GHz, 20GHz의 주파수 대역에서 성공적으로 동작하였다. 그림 9에 본 연구에서 제작한 1-bit ALU의 현미경 사진을 보

였고, 그림 10에서는 1 bit ALU의 고속 측정 결과를 볼 수 있다.




그림 9. Microphotograph of the 1-bit ALU




그림 10. High speed result of the 1-bit ALU at 20GHz

마. RSFQ 4-bit ALU

본 연구에서 설계한 RSFQ 4-bit ALU는 4개의 1-bit ALU를 이용하여 설계하였으며, 이 출력 단에 HA, CB(Confluence Buffer)를 연결하여, ADD, AND, OR, XOR의 기능을 가질 수 있도록 하였다. 고속 측정을 위하여 각각의 입력 단에 DC switch를 연결하였으며, splitter를 이용하여 clock 신호와 Data 신호를 공동으로 사용할 수 있도록 하였고, ALU의 속도를 증가시키기 위하여 clock 신호를 forward 방향으로 진행하도록 하였다. 출력된 신호는 eye diagram으로 보이도록 하였으며, 10MHz, 5GHz에서 성공적으로 동작하였다. 그림 11에 본 연구에서 제작한 4-bit ALU의

사진을 볼수 있고, 그림 12에는 5GHz의 속도로 작동하는 4-bit ALU의 작동 결과를 보였다. 그림 12의 작동은 제작한 4-bit ALU의 ADD 기능을 작동시킨 것으로, 맨 아래부터 위쪽으로 3개의 그래프는 입력 데이터를 나타내고 있다. 그 위쪽으로 5개의 그래프는 out0-4, Carry 를 나타내고 있다.




그림 11. 제작한 4-bit ALU 회로의 현미경 사진




그림 12. 4-bit ALU의 ADD function 작동 결과

4. 결 론

본 연구는 5GHz, 4-bit ALU 개발을 목표로 하였다. 본 연구를 수행하기 위하여 먼저 설계 프로그램의 설치하고, 제작 공정 장비 및 측정 시스템을 구축하였으며, 기초회로와 논리회로를 설계·제작·측정하였다. 본 연구에서 개발한 초전도 1-bit ALU는 200kHz, 5GHz 및 20GHz의 주파수 대역에서 성공적으로 동작하였으며, 4-bit ALU는 10MHz 및 5GHz의 주파수 대역에서 성공적으로 동작하였다.

본 연구에서 개발된 5GHz, 4-bit ALU는 4-bit microprocessor의 개발에 활용되어, 그 차체로서 low bit, high speed를 필요로 하는 전자 부품에 사용될 수 있을 것으로 전망된다. RSFQ microprocessor는 Tera-flops 연산이 가능한 차세대 데스크 탑 PC의 microprocessor, 초고속 디지털 전자회로, THz급 광전송 시스템의 초고속 정보처리 하드웨어, 초고속 정보교환 시스템 및 무선 비디오 시스템 실현, 고성능 레이더 등의 첨단 군사 장비 및 항공 시스템에 응용되어 그 파급 효과가 매우 클 것으로 기대한다.

저자이력



한택상(韓擇相)

1952년 6월 16일생. 1978년 서울대학교 재료공학과(학사), 1987년 서울대학교 무기재료공학과(석사), 1991년 서울대학교 무기재료공학과(박사), 한국과학기술연구원 연구원/선임연구원/책임연구원, 현재 한국광기술원 책임연구원/기술총괄부장