

## 동적전압보상기의 과도특성을 개선하기 위한 디지털방식의 전향제어기 설계

金孝城<sup>†</sup>, 李尙俊<sup>\*</sup>, 薛承基<sup>\*\*</sup>

Design of the Feed Forward Controller in Digital Method to Improve  
Transient Characteristics for Dynamic Voltage Restorers

Hyosung Kim, Sang-Joon Lee, and Seung-Ki Sul

### 요약

본 논문은 동적전압보상기(DVR)의 제어를 위한 우수한 성능의 디지털제어기를 제시하고 제어이득(Control Gain)의 설정에 관하여 논한다. DVR계통의 전력회로를 분석하여 DVR의 운전한계를 찾고 그에 따른 제어목표 및 제어기 구조를 제시한다. 디지털 제어기는 인버터의 PWM 스위칭과 함께 제어시스템의 시간지연을 야기한다. 이러한 시간지연은 제어시스템의 전달함수를 1차수 높게 하여 제어시스템을 더한층 복잡하고 불안정하게 한다. 본 논문은 제어기의 시간지연을 고려하여 제안된 제어기의 이득을 설정하는 방법을 제시하고 인버터의 스위칭 주파수와 관련하여 출력측 필터요소의 설계지침을 제시한다. 제안된 설계방법에 의하여 전디지털화(Full Digital Control) 된 DVR 시스템을 제작하여 이론을 검증한다.

### ABSTRACT

This paper discusses how to control the compensation voltages in dynamic voltage restorers (DVR). On analyzing the power circuit of a DVR system, control limitations and control targets are presented for the voltage compensation in DVRs. Based on the preceded power stage analysis, a novel controller for the compensation voltages of DVRs is proposed by a feed forward control scheme. This paper discusses also the time delay problems in the control system of DVRs. Digitally controlled DVR systems normally have control delay at amount of one sampling time of the control system and a half of the switching period of the DVR inverter. The control delay in digital controllers increases the dimension of the system transfer function one degree higher, which makes the control system more complicate and more unstable. This paper proposes a guide line to design the control gain, appropriate output filter parameters and inverter switching frequency for DVRs with digital controllers. Proposed theory is verified by an experimental DVR system with a full digital controller.

**Key words :** Dynamic Voltage Restorers (DVR), Compensation Voltage Control, Time Delay.

<sup>†</sup>교신저자 : 정희원, 천안공업대학 제어계측과 교수  
E-mail : hyoskim@cntc.ac.kr

\*정희원, (주)로템 종양연구소 선임연구원

\*\*평의원, 서울대학교 전기컴퓨터공학부 교수

접수일자 : 2003. 12. 1 1차 심사 : 2004. 1. 27

심사 완료 : 2004. 3. 31

### 1. 서 론

동적전압보상기(DVR)는 순시전압강하(sags) 또는 순시전압상승(swell)으로부터 발생되는 전압품질저하를 보상해 줄 수 있는 효과적인 수단으로 인정되고 있다.

DVR의 제어계통은 그림 1에 보인 바와 같이, 기준보상전압 결정과 보상전압 제어의 두 부분으로 나누어 볼 수 있다.

기준보상전압을 결정하기 위해서는 각 상전압의 크기 뿐만 아니라, 전압의 평형, 위상의 편이, 주파수의 변화 등 삼상 전압 전체의 상황을 고려해야만 한다. 기준에는 d-q-0 변환과 PLL을 사용하여 기준보상전압을 결정하는 방법이 많이 연구되어 왔으며<sup>[1][2]</sup>, PQR 변환과 Reference Wave Generator (RWG)를 사용하여 과도상태가 없이 정밀하게 기준보상전압을 결정하는 방법도 발표된 바 있다.<sup>[3][4]</sup>




그림 1 DVR 제어 계통의 개념도

Fig. 1 Conceptual diagram of a DVR control system

전력용능동필터(APF)는 직렬 전압보상기인 DVR에 비하여 많은 연구가 진행되어 기술적인 발전이 이루어져 왔다. 이는 APF가 DVR에 비하여 병렬 전류 보상기로서 상대적으로 안정된 전원전압 조건에서 운전되는 보상기인 것이 주된 이유라고 볼 수 있다. 그러나 기준값의 급격한 변화에 대하여 고속으로 안정되게 응답해야하는 점에서 APF와 DVR의 동작은 유사하다고 볼 수 있다. DVR의 전압제어기에 관한 연구는 아직 초기단계라고 볼 수 있으나, APF에서 전류제어기의 연구를 검토함으로써 DVR의 전압제어기의 연구 방향에 대하여 가늠하여 볼 수 있을 것이다.

APF의 응용에서 대표적인 전류제어방식으로는 히스테리시스 비교제어기, 삼각파 비교제어기, 그리고 텐드비트 제어기를 들 수 있다. 히스테리시스 비교제어기는 APF에서 가장 좋은 특성을 갖지만 일정한 샘플링 주기를 갖는 디지털 제어기로 구현하는데는 어려움이 있다. 디지털적으로 구현하는 데에는 텐드비트 제어기와 삼각파 비교제어기가 타당하며 그 중에는 삼각파 비교제어기의 성능이 우수한 것으로 알려져 있다.<sup>[5]</sup>.

전압제어에 관하여 지금까지 연구되고 있는 내용을 검토하면 대략 다음과 같다. 인버터의 교류출력전압을 제어하기 위하여 텐드비트 전압제어방식이 사용되었으나, 정현적인 출력의 경우로 제한되었다.<sup>[6][7]</sup>. 삼각파 비교 전압제어기의 속응성을 개선하기 위하여 전압 대

신 LC출력 필터의 커패시터 전류를 사용한 피드백제어가 제안되었다.<sup>[8]</sup>. DVR에서의 전압제어를 위하여 외측 전압제어기에 내측 전류제어기를 직렬연결(Cascade)한 방법이 제안되었으나, 내측 전류제어기의 제어 대역폭(Bandwidth)에 따라 외측 전압제어기의 제어 대역폭이 더욱 좁아지는 관계로 제어 동특성의 개선에 한계가 있었다.<sup>[9]</sup>. 이를 개선하기 위하여 전압과 전류를 동시에 케환(Feed back)제어하는 방법도 시도되었으나 DVR의 제어에 기대한 성공은 거두지 못하였다.<sup>[10]</sup>.

보상전압을 합성 하는데 있어서 또 하나의 중요한 제한조건은 DVR 제어 계통의 시간지연(Time Delay) 문제이다. 능동형 전력필터(Active Power Filter; APF)의 보상전류 제어에서 시간지연 문제는 일찍부터 논의 되어 왔으며, 마이크로프로세서를 기본으로 하는 디지털 제어계통의 샘플링 주기에 의한 지연, 보상기준이 시변 함수인 경우 PI제어기가 더 이상 적절한 제어기가 되지 못하는 점, 그리고 DVR 인버터의 비선형성 등에 관하여 연구되어 왔다.<sup>[11]</sup>.

본 논문에서는 DVR의 보상전압을 제어 출력하기 위한 우수한 제어기를 제안한다. 제안된 보상전압 제어기는 정상상태 및 과도상태에서 우수한 특성을 갖는다. 제어 대역폭은 DVR 시스템의 물리적 한계인 LC 출력필터의 차단(Cut-off)주파수까지 넓혀진다. 제어시스템의 감쇄(Damping) 계수와 시간지연과의 관계를 분석하고, 필터의 컷오프 주파수와 인버터 스위칭 주파수와의 관계를 분석하여 제어시스템의 시간지연을 고려한 제어이득 설계를 수행한다. 제안된 이론을 검증하기 위하여 TMS320VC33 프로세서를 장착한 DSP 보드로 제어되는 DVR 시스템을 제작하여 실험을 한다.

## 2. DVR의 전력회로 및 제어목표

### 2.1 DVR의 전력회로 해석

그림 2에 DVR의 전력회로에 대한 블록도를 보인다.




그림 2 동적전압보상기의 전력회로에 대한 블록도

Fig. 2 Block diagram of a DVR

DVR의 개루프(Open loop) 전달함수는 다음 식 (1)과 같다.

$$\frac{V_{scap}}{V_{sin v}} = \frac{1}{s^2 L_f C_f + s R_f C_f + 1} \quad (1)$$

단,

$$\omega_f = \frac{1}{\sqrt{L_f C_f}}, \quad \zeta_f = \frac{R_f}{2} \sqrt{\frac{C_f}{L_f}} \quad \text{이다.}$$

$\zeta < 0.7$ 일 때 기준 전압에 대한 계단응답의 오버슈트(overshoot)는 식 (2)와 같다.

$$\text{pu overshoot} = \frac{1}{2\zeta\sqrt{1-\zeta^2}} \quad (2)$$

한편, 부하전류의 외란에 대한 출력전압의 전달함수는 식 (3)과 같다.

$$\frac{V_{scap}}{I_{load}} = \frac{R_f + sL_f}{s^2 L_f C_f + s R_f C_f + 1} \quad (3)$$

부하전류의 외란에 대한 출력전압 응답은  $R_f + sL_f$ 에 관련하여 발생한다.

## 2.2 DVR 제어기 설계시 제한조건

DVR 시스템의 전압응답성을 개선시키고 부하전류에 의한 외란을 배제하기 위하여 적절한 제어기의 설계가 요구된다. 전압제어기와 전류외란 제어기의 이상적인 제어목표는 각각,

$$\frac{V_{scap}}{V_{scap}^*} = 1$$

$$\frac{V_{scap}}{I_{load}} = 0$$

이 될 것이다.

우선 기준전압에 대한 전압제어기의 경우를 살펴보자. 식 (1)에서 전압 전달함수의 특성식이 출력단 필터 요소에 따른 2차 응답의 형태를 가지므로 물리적으로  $\omega > \omega_f$ 의 주파수 조건에서 인버터의 출력이 40dB/dec의 비율로 감쇄되는 것을 피할 수 없다. 다시 말해  $\omega > \omega_f$ 의 주파수 조건에서 출력단 전압을 기준값으로 제어하기 위해서는 인버터의 출력전압은  $\omega/\omega_f$ 의 비율에 따라 40dB/dec의 배율로 기준전압보다 높이지 않으면 안 된다.

예를 들어  $\omega = 10\omega_f$ 의 주파수 대역에서 기준전압을 추종하기 위해서는 인버터에서 적어도 기준전압의 100배 이상 되는 크기의 전압을 만들어 주어야 하는 것이다. 이는 물리적으로 현실적이지 못하다. 따라서 어떠한 DVR 제어기의 설계에 있어서도 폐루프(Closed loop) 전달함수의 주파수 대역(Band Width)은  $\omega \leq \omega_f$ 로 제한을 받는다.

## 2.3 1차 응답형의 제어목표

현실적인 제어기 설계방법 중의 하나로는 제어 목표를 식 (4)와 같이 1차 응답형으로 생각해 볼 수 있다.

$$\frac{V_{scap}}{V_{scap}^*} = \frac{\omega_c}{s + \omega_c} \quad (4)$$

이 경우 전압전달함수는 식 (1)의 물리적 한계를 벗어날 수 없으므로  $\omega_c \leq \omega_f$ 가 될 수밖에 없다. 인버터의 스위칭 리플(Ripple)에 대해서 식 (1)과 식 (4)에 의한 전달함수의 노이즈 감쇄도가 같다고 하면,  $\omega_c$ 와  $\omega_f$ 의 관계는 식 (5)와 같이 된다. 식 (5)의 물리적 의미를 그림 3에 보인다.

$$40 \log \frac{\omega_f}{\omega_s} = 20 \log \frac{\omega_c}{\omega_s} \quad (5)$$




그림 3 DVR의 개루프 및 1차 응답형 제어목표를 갖는 폐루프의 주파수 응답 특성

Fig. 3 Frequency characteristics of the control system that has the 1st order control target

예를 들어,  $\omega_f = 2\pi \times 1.8 \text{ kHz}$ ,  $\omega_s = 2\pi \times 10 \text{ kHz}$ 이라면  $\omega_c = 2\pi \times 180 \text{ Hz}$ 가 되어 제어 대역폭이 아주

좁아짐을 알 수 있다. 인버터의 스위칭에 따른 노이즈의 억제를 LC필터에 맡기고 LC필터에서 발생되는 공진을 억제하는 개념으로 제어기를 설계하는 경우는 이보다 좀더 높은 제어 대역폭을 확보할 수도 있다. 예를 들어 필터의 공진점(Resonance point)에서의 오버슈트가 약 5.6배인 경우 1차응답형 제어기의 주파수응답이 해당 주파수대에서  $-20\log(5.6)$ 이 되도록 하면 필터 공진점에서의 오버슈트를 없앨 수 있다. 즉,

$$20 \log \frac{\omega_c}{\omega_s} = -20 \log (5.6)$$

이 경우  $\omega_c = 2\pi \times 324$  Hz까지 높일 수 있다. 오버슈트 을을 좀더 높이면 제어 대역폭도 좀더 높일 수 있을 것이다. 하지만, DVR이 보상해야 할 전압은 정현파이기 보다는 고조파 성분이 많이 포함되는 전압의 형태가 되어서 넓은 제어 대역폭을 요구하므로 이러한 제어 대역 폭으로는 좋은 성능을 얻는데 문제가 있다. 예를 들어 13차 성분의 고조파 전압을 보상하기 위해서는 제어 대역폭이  $\omega_c = 2\pi \times 780$  Hz 이상은 되어야 할 것이다. 따라서 1차 응답형을 갖는 제어 목표는 DVR의 응용에 적합하지 않을 수 있음을 알 수 있다.

#### 2.4 2차 응답형의 제어목표

따라서 보다 현실적인 제어목표로서 다음 식 (6)과 같은 2차 응답형을 생각해 볼 수 있다.

$$\frac{V_{scap}}{V_{scap}^*} = \frac{\omega_c^2}{s^2 + 2\xi_c\omega_c s + \omega_c^2} \quad (6)$$




그림 4 시간지연요소를 고려한 DVR시스템의 개루프 블록도  
Fig. 4 Open loop block diagram for a DVR system with time delay

식 (6)에서  $\omega_c$ ,  $\xi_c$ 를 선택할 수 있다면 원하는 감쇄계수와 원하는 제어 대역폭을 갖는 계통의 구성이 가능하다. 이상적으로  $\omega_c = \omega_f$ ,  $\xi_c = 1$ 이 되는 제어기 구조와 제어기 이득(Gain)을 찾는다면 DVR의 물리적 한계 내에서 최대한의 제어 대역폭을 갖는 DVR제어기의 설계가 가능하다.

#### 2.5 시간 지연요소가 있는 경우의 제어목표

이산 제어계통에서는 샘플링 주기  $T_{\text{samp}}$ 로 인하여 신호 검출로부터 제어출력까지는 항상  $T_{\text{samp}}$ 의 시간적인 지연이 발생한다. 이 외에도 센서로부터 검출된 신호의 송신지연(Transmission delay) 등에 따른 시간 지연 요소가 추가적으로 존재한다. 이러한 시간 지연 요소를 고려한 개루프의 블럭도는 그림 4와 같다.

그림 4에서 시간지연요소의 전달함수는 다음과 같이 근사적으로 선형화 시킬 수 있다.

$$L[f(t - T_d)] = \frac{1}{1 + sT_d} F(s). \quad (7)$$

식 (7)로 선형 근사 시킨 지연요소를 포함하는 DVR 시스템의 개루프 전달함수는 식 (8)로 표현된다.

$$\frac{V_{scap}}{V_{scap}^*} = \frac{1}{1 + sT_d} \frac{1}{s^2 + 2\xi_c\omega_c s + \omega_c^2}. \quad (8)$$

단,

$$\omega_c \leq \sqrt{L_f C_f}, \quad 1 \geq \xi_c \geq \frac{R_f}{2} \sqrt{\frac{C_f}{L_f}} \quad \text{이다.}$$

식 (8)에서 알 수 있는 것처럼 시간 지연요소를 포함하는 DVR 시스템의 개루프 전달함수는 LC필터에 의한 2차 응답의 특성식에 시간 지연요소에 의한 극(Pole)이 추가되는 3차 응답형 시스템이 된다. 여기서 주시해야 할 물리적 의미 중의 하나는 어떠한 제어기를 사용하더라도 시스템의 시간 지연요소의 값  $T_d$ 를 줄일 수는 없다는 것이다. 또한  $\omega_c \leq \omega_f$ 의 주파수 영역에서만 DVR의 제어가 가능하다는 점이다. 그러나 적절한 제어기 설계를 통하여 폐루프 전달함수의 2차 응답 감쇄계수를 LC 필터의 감쇄계수보다 높게 제어할 수 있다.

### 3. 제어기 설계

이상의 물리적 의미를 고려하여 시간 지연요소를 포함하는 DVR 시스템에 대하여 전향(Feed forward) 보상기에 의한 제어 블록도를 그림 5와 같이 제안한다. 제어시스템의 폐루프 전달함수를 구하여 보기로 한다.

#### 3.1 부하전압 제어

$I_{load}=0$ ,  $PWM=1$ 이라고 가정하면 기준전압에 대한 응답은 아래 식 (9)와 같다.




그림 5 시간 지연요소를 포함하는 DVR 시스템의 전향보상기에 의한 제어 블록도  
Fig. 5 Block diagram of the proposed novel controller for a DVR system with time delay

$$\frac{V_{scap}^*}{V_{scap}} = \frac{1}{1+sT_d} \cdot \frac{1}{(s^2 L_f C_f + s R_f C_f + 1) - s C_f G_{ffis} / (1+sT_d)} \quad (9)$$

페루프 전달함수의 시간지연을 개루프 전달함수의 시간지연과 같게 하는 경우,

$$G_{ffis} = -(aR_f)(1+sT_d) = -aR_f - s(aR_f T_d) \quad (10)$$

로 하면 2차 응답의 제어 감쇄계수를 원하는 대로 조정할 수 있다. 즉,

$$\zeta_c = (1+a) \frac{R_f}{2} \sqrt{\frac{C_f}{L_f}} = (1+a) \zeta_f \quad (11)$$

가 된다.

### 3.2 부하전류외란 제거

$V_{scap}^*=0$ ,  $PWM=1$ 이라고 가정하면

$$\frac{V_{scap}}{I_{load}} = \frac{1}{1+sT_d} \cdot \frac{G_{ffil} + G_{ffis} - (R_f + sL_f)(1+sT_d)}{(s^2 L_f C_f + s R_f C_f + 1) - s C_f G_{ffis} / (1+sT_d)} \quad (12)$$

부하전류에 따른 외란을 완벽히 억제하기 위해서는,

$$G_{ffL} = (R_f + sL_f)(1+sT_d) - G_{ffis} \\ = s^2 L_f T_d + s[(1+a)R_f T_d + L_f] + (1+a)R_f \quad (13)$$

로 하면 된다. 이때  $V_{scap}/I_{load} = 0$ 이 되지만, 디지털 제어기에서 2차 미분을 구현하는 데에 어려움이 따르

고, 또한 제어 주파수 대역에서 (13)식의 첫 번째 항의 크기가 다른 항에 비해 작으므로 이를 무시하면,

$$G_{ffL} = s[(1+a)R_f T_d + L_f] + (1+a)R_f \quad (14)$$

로 근사적으로 결정할 수 있다.

### 3.3 시간지연요소와 감쇄계수와의 관계

그림 6에 본 논문에서 제안한 DVR 전압제어기의 제어대상 검출위치를 인버터 전류로부터 출력전압으로 옮겼을 때의 등가 블럭도를 보인다. 식 (10)에서 감쇄계수만의 제어를 고려하여  $G_{ffis} = -aR_f$ 인 경우를 생각하면 등가 블럭도에서 출력전압은  $sC_f \cdot G_{ffis} = -s(aR_f C_f)$ 의 미분보상요소가 가해져서 피드포워드 제어됨을 알 수 있다. 다시 말해  $G_{ffis}$ 는 출력전압의 급격한 변화를 억제하는 피드포워드 미분제어요소로 동작한다.

표 1 시뮬레이션에서 사용한 출력필터 파라미터  
Table 1 Output Filter Parameters in Simulation

$R_f$	0.4
$C_f$	90 $\mu$ F
$L_f$	400 $\mu$ H
$\zeta_f$	0.095
$\omega_f$	$2\pi(840\text{Hz})$
$T_f$	120 $\mu$ s

제어시스템에 시간지연요소가 없는 경우 이러한 미분제어요소는 시스템의 진동을 억제하는 기능을 갖는다. 예를 들어 DVR의 출력 필터 파라메터가 표 1과 같이 주어졌다고 하자. 필터의 공진 주파수  $\omega_f$ 는 약 840Hz이며 시간으로 표시하면 공진 주기  $T_f$ 는 약 1.2ms이다. 제어를 하지 않은 상태에서 시스템의 감쇄계수는 약 0.095이다. 식 (11)을 적용하면 시스템의 감쇄계수를 1로 하기 위해서는  $G_{ffis} = -3.82$ , 시스템




그림 6 DVR 전압제어기의 등가 블록도

Fig. 6 Equivalent block diagram of the proposed voltage regulator

의 감쇄계수를 0.5로 하기 위해서는  $G_{ffs} = -1.71$  로 하면 된다.

그림 7에 아날로그 제어기를 사용하여 시스템의 감쇄계수를 1.0으로 하였을 경우 DVR 시스템의 응답을 보인다. 그림에서 위창의 파형은 기준전압과 출력전압을 보이고 아래창의 파형은 제어전압과 출력전압을 보인다. 시각  $t=0.033s$ 에서 기준전압이 갑자기 가해진다. 이는 DVR이 전원전압의 급격한 저하를 보상해 주기 위한 전압이다. 기준전압은 통상적으로 60Hz의 정현형태의 파형이 되지만 시간축의 스케일(Scale)을 작게 잡으면 그림과 같이 거의 스텝(Step) 형태 파형으로 볼 수 있다.

그림 7에서 제어전압의 파형을 보면 초기에는 일시적으로 기준전압에 해당되는 전압을 출력하지만 출력전압이 상승함에 따라 급격히 전압을 낮추어 출력전압의 오버슛(overshoot)을 억제하다가 서서히 출력전압과 같은 값으로 수렴한 후 기준전압을 추종(Tracking)하여 감을 알 수 있다. 이는 출력전압의 기울기에 따라 피드포워드제어 되는 미분제어요소의 특성이 반영




그림 7 시간지연이 없는 경우 아날로그 제어기에 의한 DVR의 응답 특성,  $\zeta_c=1.0$

Fig. 7 Voltage response of an analog controlled DVR without time delay;  $\zeta_c=1.0$

되어 나타나는 것이다. 감쇄계수의 크기와 상관없이 제어전압의 진동억제력이 가장 크게 발생하는 시점은 기준전압의 급변후 약  $T_f/6$ 의 시간이 지난 후이다.

이와 같이 감쇄력은 스텝응답의 초기 조건에서 신속히 동작하여야 하는데 제어시스템에 시간지연이 발생하는 경우는 이와 같은 응답을 기대할 수 없게 된다. 예를 들어 그림 8 및 그림 9와 같이 제어시스템의 시




그림 8 시간지연이  $T_f/12$ 인 경우 아날로그 제어기에 의한 DVR의 응답 특성,  $\zeta_c=1.0$

Fig. 8 Voltage response of an analog controlled DVR with time delay of  $T_f/12$ ;  $\zeta_c=1.0$

간 지연이 각각 약  $T_f/12$  및 약  $T_f/6$ 의 시간 지연을 갖는 경우에 대한 시스템의 응답을 보자. 두 경우 모두 감쇄계수는 1이다.

그림 8의 경우는 제어시스템에 약  $T_f/12=100\mu sec$ 의 시간 지연이 있는 경우이다. 이 때 기준전압이 가해진 후  $T_f/12$  후에 최초의 제어전압이 가해지며 출력전압도 그에 따라 상승하기 시작한다. 그러나 제어시스템에서 계속적으로  $T_f/12$ 의 시간 지연이 발생하므로 출력전압을 검출하여 미분제어기로 제어하기까지에는 추가적인  $T_f/12$ 의 시간 지연이 발생한다. 따라서 검출된 출력전압에 대하여 미분제어기는  $T_f/12$ 의 지속적인 시간 지연을 갖고 동작하게 된다.

이로 인하여 전압이 이미 상당한 기울기로 상승하고




그림 9 시간지연이  $T_f/6$ 인 경우 아날로그 제어기에 의한 DVR의 응답 특성,  $\zeta_c=1.0$

Fig. 9 Voltage response of an analog controlled DVR with time delay of  $T_f/6$ ;  $\zeta_c=1.0$

있는 시점인 0.0332s의 시점부터 미분제어요소가 동작하게 된다. 따라서 미분제어요소가 과도하게 동작하게 되어 출력전압 파형에 굴곡이 발생한다. 더구나 출력전압의 기울기에 대한 정보가  $T_f/12$  후에 적용되므로 정확한 감쇄 제어가 이루어지지 않고 있다. 그림 9의 경우는 상황이 더욱 심각하여져서 미분제어요소의 제어신호가 출력전압에 대하여 약  $T_f/6$ 만큼 지연됨으로써 오히려 출력전압의 진동을 조장하고 있다.

시스템의 감쇄계수를 낮추어 줌으로써 이러한 문제를 해결할 수 있다. 그림 10의 경우는 제어시스템의 시간지연이 약  $T_f/12$  발생하는 경우로서 시스템의 감쇄계수를 1/2로 낮추어 줌으로써 가장 안정된 응답을 얻을 수 있다. 실험적으로, 안정된 응답을 갖는 시스템의 감쇄계수는 다음 식 (15)로 결정할 수 있다.




그림 10 시간지연이  $T_f/12$ 인 경우 아날로그 제어기에 의한 DVR의 응답 특성,  $\zeta_c=0.5$   
Fig. 10 Voltage response of an analog controlled DVR with time delay of  $T_f/12$ ;  $\zeta_c=0.5$

$$\zeta_c^* \leq 2 - \left( \frac{12T_d}{T_f} \right) \quad (15)$$

### 3.4 인버터의 스위칭 주파수와 필터의 공진주파수

인버터의 스위칭 주파수는 제어시스템의 추가적인 시간 지연요소가 될 수 있다. 인버터의 스위칭 주파수가 충분히 높다고 하면 아날로그 출력의 제어기를 사용한 시스템의 경우와 거의 동일한 특성이 나타날 것이다. 그러나 인버터의 스위칭 주파수는 스위칭 소자의 물리적 특성에 의해 제한되므로 한없이 높일 수는 없다. 이 절에서는 DVR 시스템의 특성을 안정되게 유지할 수 있는 임계 스위칭 주파수에 대하여 논의한다.

그림 10에서 논의한 바와 같이 시간지연이  $T_f/12$ 인 경우 아날로그 제어기에 의한 DVR의 응답 특성을 보면  $\zeta=0.5$ 일 때 가장 안정적인 응답을 얻는다. 이는 샘플링주기가  $T_f/12$ 인 디지털 제어기를 사용한 DVR 시스템의 제어목표가 될 수 있을 것이다. 그림 8 및 그림 10의 제어전압 파형을 보면 기준전압이 가해진 후  $T_f/12$  후에 최초의 제어전압이 출력되며 이어서  $T_f/12$  시간이 지난 후부터 미분제어기가 동작되기 시작한다. 또한 미분제어기가 동작한 후 적어도  $T_f/6$  시간 이내에 미분제어기의 최대출력이 완전히 확보되고 있음을 알 수 있다. 이러한 양상은 제어감쇄계수의 값과는 거의 무관하다.

이를 인버터의 출력으로 바꾸어 생각하면 최초의 인버터 출력이 제어전압으로 출력된 후 적어도  $T_f/6$  시간 이내에 미분제어기의 출력이 확보된 인버터의 출력이 발생하여야 함을 의미한다. 다시 말해 인버터의 임계스위칭 주파수는 식 (16)과 같이 된다. 인버터의 스위칭 주파수가 이보다 크면 DVR 시스템의 안정된 특성은 보장이 된다.




그림 11 시간지연이  $T_f/12$ 인 경우 인버터 출력에 의한 DVR의 응답 특성;  $f_{sw}=10\text{kHz}$ ,  $\zeta_c=0.5$   
Fig. 11 Voltage response of a digital controlled DVR with time delay of  $T_f/12$ ;  $f_{sw}=10\text{kHz}$ ,  $\zeta_c=0.5$

$$f_{sw}^* \geq \frac{6}{T_f} \quad (16)$$

그림 11과 그림 12는 인버터의 스위칭 주파수에 따른 DVR 시스템의 응답을 시뮬레이션 한 결과를 보인다. 시뮬레이션 조건은 표1과 같으며, 이 때 인버터의 임계 스위칭 주파수는 5kHz가 된다. 그림 11의 경우 인버터의 스위칭 주파수는 10kHz로서 임계 스위칭 주

파수의 2배의 여유를 가지므로 아주 안정적인 출력을 보인다. 그림 12의 경우는 임계 스위칭 주파수를 갖는 인버터를 사용한 DVR 시스템의 특성이다. 스위칭 주파수의 감소로 인하여 출력전압에 리플이 증가하기는 하지만 역시 안정된 특성을 보인다.




그림 12 시간지연이  $T_f/12$ 인 경우 인버터 출력에 의한 DVR의 응답 특성;  $f_{sw}=5\text{kHz}$ ,  $\zeta_c=0.5$

Fig. 12 Voltage response of a digital controlled DVR with time delay of  $T_f/12$ ;  $f_{sw}=5\text{kHz}$ ,  $\zeta_c=0.5$




그림 13 DVR 실험장치 구성도

Fig. 13 Experimental DVR system with DSP control board

#### 4. 실험결과

##### 4.1 실험조건

제안된 DVR 보상전압제어 알고리즘을 검증하기 위

하여 실험을 수행하였다. 그럼 13에 실험에 사용한 DVR 시스템의 구성을 보인다. 전원측 정격전압은 220V/60Hz 이다. 프로그래머블(Programmable) 전원장치인 E LGAR사의 SW5250A에 의해 50%의 삼상 새그(Sag)가 발생된다. 새그는 측정의 편의상 50ms동안 지속되도록 하였다.

표 2에 실험조건을 보인다. DVR의 전력회로는 3개의 단상 풀브릿지(Full Bridge) 인버터와 3개의 LC출력필터, 그리고 3개의 단상 매칭(Matching) 변압기로 구성되었다. IGBT의 스위칭 주파수는 10 kHz이다.

표 2 실험조건

Table 2 Experimental Condition

$T_{\text{samp}}$	100 $\mu\text{sec}$
$f_{\text{sw}}$	10 kHz
$R_{\text{Load}}$	40 $\Omega$
$R_f$	0.4 $\Omega$
$C_f$	80 $\mu\text{F}$
$L_f$	400 $\mu\text{H}$
$\omega_f$	$2\pi(890\text{Hz})$
$T_f$	112.35 $\mu\text{s}$

#### 4.2 실험결과

그림 14에 제안된 DVR 시스템의 실험 과형을 보인다. 각 상의 보상전압 제어는 독립적으로 이루어지므로, 편의상 a 상의 전압에 대하여만 측정을 하였다. 그림 14의 위쪽 창의 과형은 기준 보상전압 과형과 출력보상전압 과형을 비교적 긴 시간대에서 보여주며, 아래쪽 창의 과형은 기준보상전압이 급격히 변한 시점에서 두 과형을 비교적 짧은 시간 축에서 자세히 보여준다.

실험과형에서 알 수 있듯이 보상전압과형이 오버슈트가 거의 없이 기준보상전압 과형을 잘 추종하고 있다. 기준보상전압 과형이 급격히 상승하는 순간에 보상전압과형이 약 500 $\mu\text{sec}$ 의 시간 지연을 갖고 기준과형을 따라가고 있음을 볼 수 있다. 이는 디지털제어기의 샘플링에 의한 시간지연과 인버터 스위칭 주기의 반에 해당하는 시간지연, 그리고 LC필터에 의한 시간지연 등에 의해 발생된 것으로서 과도상태에서 시스템의 진동을 야기하는 것이지만 실험 과형에서 볼 수 있듯이 보상전압 과형에는 진동이 전혀 나타나지 않고 있다.




그림 14 디지털 제어방식의 DVR 보상전압 출력 파형;  
 $T_f/12$ ;  $f_{sw}=10\text{kHz}$ ,  $\zeta = 0.5$

Fig. 14 Experimental voltage response of a digital controlled DVR with time delay of  $T_f/12$ ;  
 $f_{sw}=10\text{kHz}$ ,  $\zeta = 0.5$

## 5. 결 론

본 논문은 DVR의 보상전압제어를 위한 우수한 성능의 디지털제어기를 설계하였다. DVR 시스템의 전력회로를 분석하여 DVR의 운전 한계를 파악하였고, 그에 따라 DVR의 보상전압제어를 위한 이상적인 제어목표를 수립하였다. 수립된 보상전압제어기의 제어목표를 달성하기 위하여 피드포워드 개념의 제어기 구조를 제시하였고, 제안된 제어시스템의 전달함수 해석을 통하여 제어이득(Control Gain)을 결정하는 방법을 제시하였다. 디지털 제어기의 시간지연을 고려한 제어이득의 설정을 통하여 제어기의 시간지연에 의한 시스템의 불안정성이나 응답의 오버슈트를 현격히 감소시켰고 부하전류에 의한 외란을 완벽히 제거하였다. 또한 인버터의 스위칭 주파수를 고려한 필터설계 지침을 마련하여 DVR 시스템의 종합적인 설계방법을 제시하였다.

본 연구는 기초전력공학공동연구소의 전략과  
제(02-전-01)와 이화전기(주)의 지원에 의해 수행  
되었음

## 참 고 문 헌

- [1] G. Joos, Three-Phase Static Series Voltage Regulator Control Algorithms for Dynamic Sag Compensation. *Proc. of the IEEE International Symposium on Industrial Electronics (ISIE)*, pp. 515~520, 1999.

- [2] J. Nielson, F. Blaabjerg, N. Mohan, Control Strategies for Dynamic Voltage Restorer Compensating Voltage Sags with Phase Jump, *Conf. Rec. IEEE-APEC Annu. Meeting*, pp. 1267~1273, 2001.
- [3] S.J. Lee, S.K. Sul, H. Kim, and F. Blaabjerg, The Novel Control Algorithm for Static Series Compensators by use of PQR Power Theory, *IEEE Trans. Power Electronics*, Vol. 19, No. 3, May 2004 (in press).
- [4] 김효성, 이상준, 설승기, "PQR 순시전력이론에 의한 동적전압보상기의 보상전압 결정," 전력전자학회 논문지, 제8권, 제5호, pp. 442~449, Oct. 2003.
- [5] S.Buso, L.Malesani, P.Mattavelli, Comparison of Current Control Techniques for Active Filter Applications, *IEEE Trans. Industrial Electronics*, Vol. 45, No. 5, pp. 722~729, Oct. 1998.
- [6] T. Kawabata, T. Miyashita, Y. Yamamoto, Digital Control of Three-Phase PWM Inverter with LC Filter, *IEEE Trans. Power Electronics*, Vol. 6, No. 1, pp. 62~72, Jan. 1991.
- [7] O. Kueker, Deadbeat Control of a Three-Phase Inverter with an Output LC Filter, *IEEE Trans. Power Electronics*, Vol. 11, No. 1, pp. 16~23, Jan. 1996.
- [8] M. Ryan, D. Lorenz, A Synchronous-Frame Controller for a Single Phase Sine Wave Inverter, *Conf. Rec. IEEE-APEC Ann. Meeting*, pp. 813~819, 1997.
- [9] S. Lee Y. Chae, J. Cho, G. Choe, H. Mok, D. Jang, A New Control Strategy for Instantaneous Voltage Compensator Using 3-Phase PWM Inverter, *Conf. Rec. IEEE-PESC*, pp. 248~254, 1998.
- [10] M.Vilathgamuwa, A. Perera, S. Choi, Performance Improvement of the Dynamic Voltage Restorer with Closed-Loop Load Voltage and Current-Mode Control, *IEEE Trans. Power Electronics*, Vol. 17, No. 5, pp. 824~834, Sep. 2002.
- [11] S.Fukuda, Y.Fukuwara, H.Kamiya, An Adaptive Current Control Technique for Active Filters, *Conf. Rec. IEEE-PCC2002*, pp. 789~794, 2002.

## 저 자 소 개



### 김효성(金孝城)

1958년 10월 20일생. 1981년 서울대 전기  
공학과 졸업. 1983년 동 대학원 전기공학  
과 졸업(석사). 1995년 충북대 대학원 전  
기공학과 졸업(공박). 1996년~1997년 일  
본 오까야마대학 방문교수. 2000년~2001  
년 덴마크 Aalborg대학 방문교수. 1987  
년~현재 천안공업대학 제어계측과 교수. 당 학회 편집위원.



### 이상준(李尚俊)

1968년 6월 20일생. 1991년 서울대 전기 공학과 졸업. 1993년 동 대학원 전기공학과 졸업(석사). 2003년 동 대학원 전기공학과 졸업(공박). 1993년~1998년 대우중 공업 철도차량연구소 주임연구원. 현재 (주)로템 중앙연구소 선임연구원.



### 설승기(薛承基)

1958년 3월 25일생. 1980년 서울대 전기 공학과 졸업. 1983년 동 대학원 전기공학과 졸업(석사). 1986년 동 대학원 전기공학과 졸업(공박). 1986년~1988년 Univ. of Wisconsin-Madison 연구원. 1989년~1990년 LG산전 책임연구원. 1991년~현재 서울대 전기·컴퓨터공학부 교수.