초록
본 논문에서는 2차원 웨이블릿 변환을 이용한 영상 압축방식에 적합한 블라인드 워터마킹 방식을 제안하고 VHDL(VHSIC Hardware Description Language)을 이용해서 하드웨어로 구현하였다. 워터마킹 알고리즘의 목적은 영상의 조작에 대해 영상의 무결성을 인증하고 조작이 가해졌을 경우에 조작 위치를 판별하는 것이다. 제안된 워터마크 방식은 동영상 압축 시 적용되는 것으로 가정하였으며, 따라서 양자화에 무관하고 실시간으로 삽입 및 추출이 가능하도록 하였다. 웨이블릿 도메인에서 주파수 특성상 최저파수 대역(LL4)은 공간영역의 변화에 대해 민감하지 않다는 것을 실험적으로 검증하여 LL4를 워터마크의 삽입영역으로 설정하였다. 워터마크 삽입 시 압축된 영상의 화질을 최대한 저하시키지 않으면서 강인성을 지닐 수 있는 비트평면 조합을 LL4 부대역에서 선택하고 이를 워터마크 삽입 포인트로 결정한다. 비트평면에서 워터마크의 삽입위치를 알고 있고 값 변환이 아닌 값의 치환방식으로 워터마크를 삽입하므로 워터마크를 추출할 때에 원 영상이 필요하지 않다. 또한 삽입위치가 노출되었을 때의 안전성을 고려하여 워터마크를 블록암호화 알고리즘을 이용하여 암호화한 후 삽입하도록 하였다. 실험결과 제안된 워터마킹 알고리즘은 일반적인 영상의 조작에 대해 강인성을 보였고 영상 및 비디오 압축기에서 전체 동작과 구조에 큰 변화를 주지 않으면서 이식이 가능하였다. 구현된 영상압축기와 워터마킹 하드웨어는 Altera의 APEX20KC EP20K400CF672-7 FPGA 디바이스에서 약 40%의 LSB를 사용하고 최대 약 60MHz에서 동작이 가능하였다.
In this paper, a blind watermarking method which is suitable to the video compression using 2-D discrete wavelet transform was proposed and implemented into the hardware using VHDL(VHSIC Hardware Description Language). The goal of the proposed watermarking algorithm is the authentication about the manipulation of the watermark embedded image and the detection of the error positions. Considering the compressed video image, the proposed watermarking scheme is unrelated to the quantization and is able to concurrently embed or extract the watermark. We experimentally verified that the lowest frequency subband(LL4) is not sensitive to the change in the spatial domain, so LL4 subband was selected for the mark space. And the combination of the bitplanes which has the properties of both the minimum degradation of the image and the robustness was chosen as the embedded Point in the mark space in LL4 subband. Since we know the watermark embedded positions and the watermark is embedded by not varying the value but changing the value, the watermark can be extracted without the original image. Also, for the security when exposing the watermark embedded position, we embed the encrypted watermark by the block cipher. The proposed watermark algorithm shows the robustness against the general image manipulation and is easily transplanted into the image or video compressor with the minimal changing in the structure. The designed hardware has 4037 LABs(24％) and 85 ESBs(3％) in APEX20KC EP20K400CF672C7 FPGA of Altera and stably operates in 82MHz clock frequency.
