A Study on Insuring the Full Reliability of Finite State Machine

유한상태머신의 완벽한 안정성 보장에 관한 연구

  • 양선웅 (숭실대학교 대학원 컴퓨터학과) ;
  • 김문준 (숭실대학교 대학원 컴퓨터학과) ;
  • 박재흥 (숭실대학교 대학원 컴퓨터학과) ;
  • 장훈 (숭실대학교 컴퓨터학부)
  • Published : 2003.06.01

Abstract

In this paper, an efficient non-scan design-for-testability (DFT) method for finite state machine(FSM) is proposed. The proposed method always guarantees short test pattern generation time and complete fault efficiency. It has a lower area overhead than full-scan and other non-scan DFT methods and enables to apply test patterns at-speed. The efficiency of the proposed method is demonstrated using well-known MCNC'91 FSM benchmark circuits.

본 논문에서는 유한상태머신을 위한 효율적인 비주사 DFT (design-for-testability) 기법을 제안한다. 제안된 기법은 순차회로 모델이 아닌 조합회로 모델을 사용한 ATPG를 수행하여 짧은 테스트 패턴 생성 시간과 완벽한 고장 효율을 보장한다. 또한 완전주사 기법이나 다른 비주사 DFT 기법에 비해 적은 면적 오버헤드를 보이며 테스트 패턴을 칩의 동작속도로 인가한다는 장점이 있다. 실험결과에서는 MCNC`91 벤치마크 회로를 이용하여 제안된 기법의 효율성을 입증한다.

Keywords