Journal of the Korea Institute of Information and Communication Engineering (한국정보통신학회논문지)

The Korea Institute of Information and Commucation Engineering (한국정보통신학회)
권호 표지

A Study on The Novel Switch Architecture with One Schedule at K-Time Slots

K-Time 슬롯당 한번의 스케줄을 갖는 독창적인 스위치 아키텍쳐에 관한 연구

  • Sohn, Seung-il (Dept. of Information Communication Engineering, Hanshin University)
  • Published : 2003.12.01
Download PDF
⟨ Previous Next ⟩

Abstract

In this paper, we propose a new switch architecture with one schedule at k-time slots, which k means the allocated time slots for each schedule. A conventional switch system uses a single time slot per each schedule but the proposed switch system uses multiple time slots per each schedule. Both the conventional switch md the proposed switch have same throughput but our switch system occupies multiple cell time slots per each schedule and hence can be implemented in scheduler of simple circuitry compared to the conventional switch. The proposed scheduling method for switch system will be applicable in switch system with high-speed data link rate.

본 논문에서는 k-타임 슬롯 당 한번의 스케줄을 갖는 새로운 스위치 아키텍쳐를 제안한다. 여기서 k는 각 스케줄에 대해 할당된 시간 슬롯을 의미한다. 기존의 스위치 스케줄러는 각각의 스케줄에 대해 하나의 타임슬롯을 사용하지만, 제안된 스위치 시스템은 각 스케줄에 대해 다중 타임 슬롯을 사용한다. 기존의 스위치시스템과 제안된 스위치 시스템은 동일한 쓰루풋을 갖지만 제안한 스위치 시스템은 각 스케줄당 다중 셀 타임 슬롯을 점유한다. 따라서 기존의 스위치 시스템과 비교하여 간단한 회로의 스케줄러로 구현되어 질 수 있다. 스위치 시스템에 대해 제안된 스케줄링 알고리즘은 고속의 데이터 링크율을 갖는 스위치 시스템에 적용될 수 있을 것으로 사료된다.

Keywords

References

  1. H. Obara, S. Okamoto, and Y. Hamazumi, 'Input and output queuing ATM switch architecture with spatial and temporal slot reservation control', Electronic Lett.., vol.28,no. I, pp.22-24, Jan. 1992 https://doi.org/10.1049/el:19920014
  2. M. J. Carol, M. G. Hluchyj, and S. P. Morgan, 'Input versus output queuing on a space-division packet switch', IEEE Trans. Commun., vol. COM-35, no. 12, pp.1347-1356, Dec. 1987 https://doi.org/10.1109/TCOM.1987.1096719
  3. Richard O. LaMaire and Dimitrios N. Serpanos, 'Two-dimensional round-robin schedulers for packet switches with multiple input queues', IEEEACM Trans. Networking, vol. 2, no. 5, pp.471-482, Oct. 1994 https://doi.org/10.1109/90.336324
  4. N. McKeown, P. Varaiya, and J. Walrand, “Scheduling cells in an input queued switch', Electron. Lett., vo1.29, no.25, pp.2174-2175, 1993 https://doi.org/10.1049/el:19931459
  5. Y. Tamir, and G. Frazier, 'High performance multi-queue buffers for VLSI communication switches', Proc. of 15th Ann. Symp. on Comp. Arch., pp.343-354, June 1988
  6. T. Anderson, S. Owicki, J. Saxe, and CThacker, 'High speed switch scheduling for local area networks', ACM Trans. Comput. Synst., vol. 11, no. 4, pp.319-322, Nov. 1993 https://doi.org/10.1145/161541.161736
  7. H. Duan, J. W. Lockwood, and S. M. Kang, 'Matrix Unit Cell Scheduler(MUCS) for Input-Buffered ATM Switches', IEEE Commun. Lett., vol. 2, no. 1, pp20-23, Jan. 1998 https://doi.org/10.1109/4234.658616
  8. S. Liew, 'Performance of Input-Buffered and Output-Buffered ATM Switches under Bursty Traffic : Simulation Study', Proceedings of IEEE INFOCOM 90, pp.1919-1925, 1990