Efficient Equivalent Fault Collapsing Algorithm for Transistor Short Fault Testing in CMOS VLSI

CMOS VLSI에서 트랜지스터 합선 고장을 위한 효율적인 등가 고장 중첩 알고리즘

  • 배성환 (한려대학교 멀티미디어 정보통신공학과)
  • Published : 2003.12.01

Abstract

IDDQ testing is indispensable in improving Duality and reliability of CMOS VLSI circuits. But the major problem of IDDQ testing is slow testing speed due to time-consuming IDDQ current measurement. So one requirement is to reduce the number of target faults or to make the test sets compact in fault model. In this paper, we consider equivalent fault collapsing for transistor short faults, a fault model often used in IDDQ testing and propose an efficient algorithm for reducing the number of faults that need to be considered by equivalent fault collapsing. Experimental results for ISCAS benchmark circuits show the effectiveness of the proposed method.

IDDQ 테스팅은 CMOS VLSI 회로의 품질 및 신뢰성 향상에 중요한 테스트 방식이다. 그러나 상대적으로 느린 IDDQ 테스트를 위해서는 고려한 고장 모델에서 발생 가능한 고장의 수를 감소하거나 가능한 적은 수의 테스트 패턴을 유지하는 게 필요하다. 본 논문에서는 IDDQ 테스팅에 자주 이용되는 트랜지스터 합선 고장 모델에서 발생 가능한 고장의 수를 효과적으로 감소시킬 수 있는 효율적인 등가 고장 중첩 알고리즘을 제안한다. ISCAS 벤치마크 회로의 모의 실험을 통하여 제안된 방식의 우수한 성능을 확인하였다.

Keywords

References

  1. R. Rajsuman, IDDQ Testing for CMOS VLSI, Artech House, 1994
  2. 전병실 외, '기능테스트와 IDDQ 테스트를 위한 자체점검 BIST 회로의 설계,' 서울대학교 반도체공동연구소 연구보고서, 1998
  3. 홍성제 외, 테스팅 및 테스팅을 고려한 설계, 홍릉과학출판사, 1999
  4. R. C. Aitken, 'A Comparison of Defect Models for Fault Location with Iddq Measurements,' Proc. ITC'92, pp. 778-787, Sept. 1992
  5. 전병실 외, '합선고장을 위한 IDDQ 테스트 패턴 생성에 관한 연구,' 한국통신학회논문지, vol. 25, no. 12-A, pp, 1904-1911, 2000
  6. W. Mao and R. K. Gulati, 'QUIETEST: A Quiescent Current Testing Methodology for Detecting Leakage Faults,' Proc., ICCAD' 90, pp. 280-283, 1990 https://doi.org/10.1109/ICCAD.1990.129902
  7. S. Chakravarty and S. T. Zachariah, 'STBM: A Fast Algorithm to Simulate IDDQ Tests for Leakage Faults,' IEEE Trans. on Computer-Aided Design of Integrated Circuits and Systems, vol. 19, no. 5, pp. 568-576, May 2000 https://doi.org/10.1109/43.845081
  8. X. Wen, H. Tamamoto and K. Kinoshita, 'IDDQ Test Vector Selection for Transistor Short Fault Testing,' System and Computers in Japan, vol. 28, no. 5, 1997
  9. X. Wen, H. Tamamoto and K. Kinoshita, 'Transistor Leackage Fault Location with IDDQ Measurement,' Proc, ATS'95, pp. 195-200, Nov. 1995 https://doi.org/10.1109/ATS.1995.485316