Journal of the Institute of Electronics Engineers of Korea SD (대한전자공학회논문지SD)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

An Efficient Non-Scan DFT Scheme for Controller Circuits

제어 회로를 위한 효율적인 비주사 DFT 기법

  • Shim, Jae-Hun (Department of Computing, Graduate School, Soongsil University) ;
  • Kim, Moon-Joon (Department of Computing, Graduate School, Soongsil University) ;
  • Park, Jae-Heung (Department of Computing, Graduate School, Soongsil University) ;
  • Yang, Sun-Woong (Department of Computing, Graduate School, Soongsil University) ;
  • Chang, Hoon (School of Computing, Soongsil University)
  • 심재헌 (숭실대학교 대학원 컴퓨터학과) ;
  • 김문준 (숭실대학교 대학원 컴퓨터학과) ;
  • 박재흥 (숭실대학교 대학원 컴퓨터학과) ;
  • 양선웅 (숭실대학교 대학원 컴퓨터학과) ;
  • 장훈 (숭실대학교 컴퓨터학부)
  • Published : 2003.11.01
Download PDF
⟨ Previous Next ⟩

Abstract

In this paper, an efficient non-scan design-for-testability (DFT) method for controller circuits is proposed. The proposed method always guarantees a short test pattern generation time and complete fault efficiency. It has a lower area overhead than full-scan and other non-scan DFT methods and enables to apply test patterns at-speed. The proposed method also shortens the test application time through a test pattern re-ordering procedure. The efficiency of the proposed method is demonstrated using well known MCNC'91 FSM benchmark circuits.

본 논문에서는 완벽한 고장 효율을 보장하는 제어 회로를 위한 효율적인 비주사 DFT(design for testability) 기법을 제안한다. 제안된 비주사 DFT 기법은 순차 회로 모델이 아닌 조합 회로 모델에 대하여 ATPG(automatic test pattern generation)론 수행함으로써 짧은 테스트 패턴 생성 시간과 항상 완벽한 고장 효율을 보장한다. 본 논문에서 제시된 기법은 완전 주사 기법 및 기존의 비주사 DFT 기법들과 비교하여 적은 면적 오버헤드를 가지며 테스트 패턴을 칩의 정상동작속도로 인가할 수 있고, 또한 테스트 패턴의 재배열과정을 통해 테스트 패턴을 최소한의 시간으로 인가할 수 있도록 하였다. 제안된 기법의 효율성을 검증하기 위해 MCNC'91 FSM 벤치마크 회포들을 이용하여 실험을 수행하였다.

Keywords

References

  1. 홍성제, 박은세, 강성호, 최호용, 장 훈, 테스팅 및 테스팅을 고려한 설계, 홍릉과학 출판사, 1998
  2. S. Bhattacharya and S. Dey, 'H-SCAN: A High Level Alternative to Full-Scan Testing With Reduced Area and Test Application Overheads,' VLSI Test Symposium, pp. 74-80, 1996 https://doi.org/10.1109/VTEST.1996.510838
  3. B. Norwood and J. McCluskey, 'Orthogonal SCAN: Low Overhead SCAN for Data Paths,' International Test Conference, pp. 659-668, 1996 https://doi.org/10.1109/TEST.1996.557123
  4. S. Ohtake, H. Wada, T. Masuzawa and H. Fujiwara, 'A non-scan DFT method at register-transfer level to achieve complete fault efficiency,' ASP-Design Automation Conference, 2000 https://doi.org/10.1109/ASPDAC.2000.835171
  5. M. Abramovici, M.A. Breuer and A.D. Friedman, Digital system testing and testable design, Computer Science Press, 1990
  6. P.C. Maxwell, R.C. Aitken, V. Johansen and I. Chiang, 'The effect of different test sets on quality level prediction : when is 80% better than 90% ?,' International Test Conference, pp. 358, 1991
  7. Benoit Nadeau-Dostie, Design For At-speed Test, Diagnosis and Measurement, Kluwer Academic Publishers, 2000
  8. V. Chickermane, E. Rudnick, P. Banerjee and J.H. Patel, 'Non-scan design-for-testability techniques for sequential circuits,' ACM/IEEE Design Automation Conference, pp. 236-241, 1993
  9. S. Ohtake, T. Masuzawa and H. Fujiwara, 'A non-scan DFT method for controllers to achieve complete fault efficiency,' Asian Test Symposium, pp. 204-211, 1998 https://doi.org/10.1109/ATS.1998.741615
  10. (V)HDL Compiler Reference Manual, Version 3.4a, Synopsys Inc. 1996
  11. Syntest User's Guidv, Syntest Inc.