Abstract
This paper proposes the new narrow erase method to erase wall charges formed in an AC plasma display panel (PDP) cell. In the Proposed method, sustain switching timing is adjusted for inducing a weak discharge. Then, after the narrow erase, tile voltage of the X electrode is set to differ from that of the Y electrode. For the proposed method, the measured maximum address voltage margin was 38.3V at Y_Reset voltage of 100V and sustain voltage of 180∼185V. However, for the prior method, in which the X and Y electrodes we set to be of equal voltage after the narrow erase, the measured maximum address voltage margin was 31.3V at Y_Reset voltage of 150V and sustain voltage of 180V. This result shows that the measured maximum voltage margin for the proposed method is greater than that for the prior method by ∼7V(22%).
본 논문에서는 세폭소거 방식에 관한 연구를 하였으며, 종래에는 세폭소거 이후 전극에 벽전하가 쌓이지 않게 하기 위해 X전극과 Y전극의 전압 레벨을 같게 하여 벽전하를 소거한 반면, 본 논문에서는 세폭소거 이후 X전극과 Y전극의 전압 레벨을 다르게 하고 유지구간에서 스위치의 펄스 타이밍을 조절하여 약한 방전을 일으키게 한 뒤 벽전하를 소거하였다. 실험결과 종래의 방식은 Y_Reset 전압이 150V, 서스테인 전압이 180V일 때 어드레스 전압 마진이 31.3V로 가장 크게 나타났다. 본 논문에서 제안한 방식은 Y_Reset 전압이 100V, 서스테인 전압이 180V, 185V일 때, 어드레스 전압 마진이 38.3Y로 가장 크게 나타났다. 본 논문에서 제안한 방식으로 인하여 종래의 방식 보다 약 7V(22%)정도의 전압마진을 더 확보할 수가 있었다.