Journal of the Institute of Electronics Engineers of Korea CI (전자공학회논문지CI)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

An Excess-3 Code Adde $r_{}$tracter Design Decimal Computation

십진수 계산을 위한 3초과 부호 가감산기 설계

  • 최종화 (충북대학교 정보통신공학과) ;
  • 한선경 (충북대학교 정보통신공학과) ;
  • 유영갑 (충북대학교 정보통신공학과)
  • Published : 2003.11.01
Download PDF
⟨ Previous Next ⟩

Abstract

An excess-3 code adde $r_tracter circuit is proposed for human friendly decimal computation. Carry lookahead (CLA) circuitry can be used to enhance decimal computation speed. The proposed excess-3 adde $r_tracter employs improved CLA and compensation circuitry recoding computation delay. The circuitry used for addition is used for subtraction without further modification. Substantial speed improvement is obtained compared to conventional designs.signs.

인간 친화적인 10진 계산을 위한 3초과 십진 가·감산기 회로를 제안한다. 십진 회로를 이용한 계산 시속도 문제는 carry lookahead (CLA) 회로를 이용하여 해결할 수 있다. 제안하는 3초과 십진수 가산기 설계에서는 CLA와 함께 보정회로 및 변환회로를 개선함으로서 지연시간을 줄일 수 있다. 3초과 코드를 사용함으로서 감산과정에서 가산기만을 사용하여 계산을 할 수 있다 이 3초과 십진 가ㆍ감산회로는 기존의 설계에 비하여 상당한 속도 개선효과를 얻게 해준다.

Keywords

References

  1. F. Busaba, C. Krygowski, E. Schwarz, W. Li, and S. Carlough, 'IBM z900 decimal arithmetic uint,' Proc. the 35th Asilomar Conf. on Signals, Systems, and Computers, pp. 1335-1339, Nov. 2001
  2. M. S. Schmokler and A. Weinberger, 'High speed decimal addition,' IEEE Trans. Computers, vol. C-20, no. 8, pp. 862-866, Aug. 1971 https://doi.org/10.1109/T-C.1971.223362
  3. 최종화, 유영갑, 'Carry lookahead를 이용한 BCD 가산기,' 대한전자공학회 2002년도 컴퓨터/반도체 소사이어티 추계학술대회 논문 집, 제25권 제2호, 525-528쪽, 2002. 11
  4. B. Parhami, Computer Arithmetic Algorithms and Hardware Designs, Oxford University Press, 2000
  5. R. J. Tocci and N. S. Widmer, Digital Systems Principles and Applications, Prentice-Hall International, 1998
  6. M. J. Flynn, S. F. Oberman, and M. J. Flynn, Advanced Computer Arithmetic Design, John Wiley & Sons, 2001