

Circuit Design and Simulation Study of an RSFQ Switch Element for Optical Network Switch Applications

H. S. Hong^{a,b}, K. R. Jung^a, J. H. Park^a, H. R. Lim^a, Y. -R. Jang^b, J. H. Kang^b, T. S. Hahn^a

^a Korea Photonics Technology Institute, Gwangju, Korea

^b University of Incheon, Incheon, Korea

광 네트워크 스위치 응용을 위한 RSFQ Switch의 회로 설계 및 시뮬레이션

홍희송^{a,b}, 정구락^a, 박종혁^a, 임해용^a, 장영록^b, 강준희^b, 한택상^a

Abstract

In this work, we have studied about an RSFQ (Rapid Single Flux Quantum) switch element. The circuit was designed, simulated, and laid out for mask fabrication. The switch cell was composed of a D flip-flop, a splitter, a confluence buffer, and a switch core. The switch core determined if the input data could pass to the output. “On” and “off” controls in the switch core could be possible by utilizing an RS flip-flop. When a control pulse was input to the “on” port, the RS flip-flop was in the set state and passed the input pulses to the output port. When a pulse was input to the “off” port, the RS flip-flop was in the reset state and prevented the input pulses from transferring to the output port. We simulated and optimized the switch element circuit by using Xic, WRspice, and Julia. The minimum circuit margins in simulations were more than $\pm 20\%$. We also performed the mask layout of the circuit by using Xic and Lmeter.

Keywords : RSFQ, switch, Xic

1. 서론

지난 수십년 동안 고속성과 저소모 전력의 장점을 가지고 있는 초전도 디지털 소자 중에서 RSFQ(Rapid Single Flux Quantum) 소자[1]는 최근에 가장 각광을 받고 있는 분야이다. 이 중에서 광 네트워크 분야의 스위치[2]와 라우터는 정보 사회의 발달로 많은 데이터 전송과 빠른 처리속도를 필요로 하게 되어, RSFQ 소자를

이용한 스위치와 라우터 개발이 활발히 진행되고 있다. 최근 RSFQ packet 스위치의 경우 4x4 cryocooled network 광 스위치를 10Gbps로 동작시켰다는 논문이 발표되었다[3]. 본 연구에서는 광네트워크 분야의 스위치로 이용하기 위하여 RSFQ 스위치를 설계하였다. 이렇게 설계된 스위치 4개를 사용하면 2x2 network switch를 구성할 수 있다. 실제적 응용에서는 이 네트워크 스위치의 입력 포트에는 Photo detector를 연결하고 스위치의 출력부분에는 Laser Diode를 연결하여 광 네트워크의 스위치로 사용할 수 있다. 단자속양자 switch 회로에 대한 설계는 시뮬레이

*Corresponding author. Fax : +82 32 766 8018
e-mail : physics@incheon.ac.kr

이션, 마진분석, Layout 그리고 chip drawing의 순으로 수행하였다. 설계에 사용된 소프트웨어는 회로 시뮬레이션 프로그램인 Julia와 Layout에 사용된 CAD 프로그램인 Xic, 그리고 Layout 상태에서 인덕턴스를 추출하는데 사용하는 Lmeter를 사용하였다. 본 연구에서 설계한 단자속양자 스위치 회로는 최소마진이 20% 이상의 값을 갖도록 회로를 최적화하였다.

2. 본론

2.1 단자속 양자 switch의 설계

Fig. 1은 단자속 양자 switch 회로에 대한 회로 Diagram을 나타낸다. Part A 부분은 RS Flip-Flop의 형태로 구성되어 있으며, Part B 부분은 JTL과 Switch core로 구성되어 있다.

Part A에서 On port에 펄스가 입력되면 RS Flip-Flop이 set 상태로 되고 J2-L13-L9-J5의 루프와 J2 - L13 - L16 - L15 - L14 - J3 루프 그리고 J2 - L13 - L16 - L15 - L10 - JF1의 루프에 단자속 양자가 저장된다. 그리고 일부는 J4를 통하여 흐르게 된다. 만약 이들 루프에 단자속양자가 저장된 상태에서 Off에 펄스가 입력되면 RS Flip-Flop은 reset 상태가 되고 이들 루프에는 단자속양자가 소멸하게 되며, J4를 통해서도 더 이상 전류가 흐르지 않게 된다. Part B 부분은




Fig. 1. Schematic circuit diagram of the switch circuit.

switch의 core 부분으로 데이터의 출력을 결정하는 부분이다. RS Flip-Flop이 set인 상태에서는 J4에 흐르는 전류가 J8 접합의 바이어스 역할을 하게 되어 DATA에 입력된 펄스가 J8을 스위칭시키고 OUT으로 펄스를 출력하게 된다. RS Flip-Flop이 reset 상태에 있으면, J4에 전류가 흐르지 않게 되고 J8에 충분한 바이어스 전류가 공급되지 않게 된다. 그래서 DATA에 입력된 펄스는 J8이 스위칭하기 전에 J7을 스위칭을 하면서 소멸된다. 그러므로 Out에 출력되는 펄스는 없다.

Fig. 2는 단자속 양자 switch 회로에 대한 시뮬레이션 결과를 나타낸다. On에 입력된 펄스에 의해 Data에 입력된 펄스는 Out으로 펄스를 출력하고 Off에 펄스가 입력되면 입력된 Data 펄스는 Out으로 나가지 못하고 소멸된다. Fig. 2의 시뮬레이션의 결과는 On과 Off에 입력된 펄스에 의해 입력된 Data 펄스의 출력을 제어하는 스위치 역할을 하고 있음을 보여주고 있다.

Fig. 3은 각 parameter들에 대한 마진 분석 결과를 나타낸다. 마진은 Julia의 최적화 기능을 사용하여 분석하였다. 각 parameter들의 최소마진은 $\pm 20\%$ 이상의 값을 얻도록 최적화 시켰다. 인덕턴스의 최소 마진은 $\pm 40\%$ 이상으로 크게 나왔으며, 상대적으로 Junction의 최소 마진은 $\pm 20\% \sim \pm 30\%$ 로 작았다. 작아진 junction의 최소 마진을 최대화하고 최적화하기 위해서 Julia의 optimization 기능을 사용하였으며, 이렇게 하여 인덕턴스와 junction의 최소마진을 각각 $\pm 5\%$ ~




Fig. 2. Simulation results of the switch circuit.




Fig. 3. Margin analysis of the switch circuit.




Fig. 4. Mask layout of the switch circuit.

$\pm 10\%$ 이상 향상 시킬 수 있었다.

Fig. 4는 단자속 양자 Switch의 Layout을 보여 준다. 본 연구에서는 Lmeter을 사용하여 layout 상태에서의 inductor 값을 구하였다. Layout한 초전도선의 선폭과 길이를 조절하여 최적화된 회로의 inductance 값과 Lmeter로 계산된 inductance 값이 일치하도록 초전도선의 선폭과 길이를 만들어 주었다. Fig. 5는 단자속 양자




Fig. 5. Mask layout of the switch test circuit.

Switch의 Chip drawing을 나타내고 있다. Chip drawing은 스위치의 Layout에 DATA, ON 그리고 OFF부분에 DC/SFQ 회로를 연결하고, OUT 부분에는 SFQ/DC 회로를 연결하였다. 입력 부분의 DC/SFQ 회로는 외부에서 신호 발생기를 이용하여 입력된 신호를 SFQ 펄스로 변화시켜 주는 역할을 하고 출력부분의 SFQ/DC 회로는 SFQ 펄스를 DC로 바꾸어주어 오실로스코프를 사용하여 회로가 정상적으로 작동하는지 확인 할 수 있도록 하였다.

3. 결론

본 연구에서는 빠른 데이터 전송 및 데이터 처리를 위한 단자속 양자 Switch의 시뮬레이션 및 Layout을 수행하였다.

설계를 위한 프로그램은 Xic, Julia를 사용하였으며 Layout을 제작시 inductor 값을 추출하기 위해 Lmeter를 사용하였다.

설계된 회로의 시뮬레이션 실험을 통하여, On 상태에서 Data에 펄스가 입력되면 Out에서 펄스가 출력되고 Off 상태에서 Data에 펄스가 입력되면 Out에서 펄스를 출력하지 않음을 확인할 수 있었다. 이로서 설계된 단자속 양자 스위치가 스위치로 잘 작동됨을 알 수 있었다.

또한 최적화 기능을 가진 Julia를 사용하여 $\pm 20\%$ 이상의 최소 마진을 가지도록 회로를 최적화하였다.

설계한 회로를 제작하기 위하여 chip drawing을 완성하였으며, 신호 입력 부분은 DC/SFQ 회로를 연결하였으며, 출력 부분인 Out에는 SFQ/DC 회로를 연결하였다. Junction size는 임계 전류 밀도(J_c) 값이 1 kA/cm^2 인 Junction을 기초로 설계하였으며, 1 kA/cm^2 의 전류밀도를 갖는 Junction $40 \mu\text{m}^2$ 의 junction 면적에서 약 1mA 의 임계 전류값을 갖는다.

Acknowledgments

본 연구는 21세기 프론티어 연구개발사업인 차세대초전도응용기술개발 사업단의 연구비 지원에 의해 수행 되었으며 인천대학교에서의 연구는 2002년도 인천대학교 교내연구비 지원에 의하여 수행되었습니다.

References

- [1] K. K. Likarev and V. K. semenov, "RSFQ Logic/Memory Family: A new Josephson-Junction Technology for Sub-Terahertz Clock-Frequency Digital Systems", IEEE Trans. Appl. Supercond., vol. 1, 3-28, 1991.
- [2] N.b. Dubash, P.F. Yuh and V.V. Borzents, "SFQ Data Communication Switch", IEEE Trans. Appl. Supercond., 7, 2681-2684, 1997.
- [3] Dubash N et al, 2000 IEEE Trans. MTT 48 1209-1215.
- [4] Qing Ke; Dalrymple, B.J.; Durand, D.J.; Spargo, J.W, "Single flux quantum crossbar switch", IEEE Trans. Appl Supercond., 7, 2968-2971, 1997.
- [5] Hirotaka Terai, Yoshio Kameda, Shinichi Yorozu and Zhen Wang, "High throughput Tandem-Banyan network switch based on SFQ technology", Supercond. Sci. Technol., vol 14, 1060-1064, 2001.
- [6] V. K. Kaplunenko, M.I. Khabipov, V. P. Koshelets, K. K. Likharev, O.A. Mukhanov, V. K. Semenov, L. L. Serupuchenko, A. N. Vystavkin., "EXPERIMENT STUDY OF THE RSFQ LOGIC ELEMENTS", IEEE Trans, vol 25, 861-864, 1989.