≪연구논문≫ Journal of The Korean Magnetics Society, Volume 13, Number 5, October 2003

MRAM read와 write line의 S-parameter 해석

박승영* · 조순철
숭실대학교 정보통신전자공학부
서울특별시 동작구 상도 5동 1-1, 156-743

(2003년 8월 18일 받음, 2003년 9월 30일 최종수정본 받음)

본 연구에서는 MRAM(magnetic random access memory)이 10 GHz까지 높은 주파수에서 동작할 때 쓰기 신호와 읽기 신호가 얼마나 효율적으로 전달되는지 계산하였다. 이를 위해 읽기와 쓰기에 필요한 도선이 있는 시편을 3차원으로 모델링하였다. 모의 실험은 쓰기 동작과 읽기 동작으로 나눠서 수행되었고, FEM(finite element method) 알고리즘을 이용하여 S-parameter를 출력하였다. 계산된 결과를 이용하여 실험적으로 설계된 MRAM 시편의 쓰기와 읽기 동작에서 전송계수 S_{21}을 각각 DC에서 1 GHz 그리고 10 GHz 까지의 영역에서 해석하였다. 또한 각각의 길이가 600 μm인 bit line과 sense line 사이의 절연체 두께를 500에서 1500 Å으로 변화시켰을 때, 3 dB 감쇄 주파수를 135에서 430 MHz까지 약 3.3배 높일 수 있었다. 그리고 계산된 S-parameter를 이용하여 전달 지연을 계산하여 접근시간을 예측하였다.

주제어 : MRAM, TMR, access time, S-parameter

I. 서 론

하루가 다르게 변화하고 있는 정보통신 사회는 수많은 컴퓨터 응용제품들을 생산하고 있다. 이것들은 인류의 생활에 깊숙이 자리잡고 있어 보다 빠르고 편안하게 정보를 검색할 수 있게 한다. 이러한 제품들은 점차 작고 빠른 동작속도를 보여주는 방향으로 발전하고 있다. 여기에는 시스템의 중심에서 연산기능을 담당하는 연산기의 성능뿐만 아니라 그 주변의 정보 저장 소자 역시 그에 상응하는 동작속도를 가져야 한다.

과거 수십년간 개발되어온 여러 가지 정보기억 소자들은 크게 CMOS(complimentary metal oxide semiconductor) 회로로 대표되는 반도체 기억장치와 자기 디스크로 대표되는 자기 기억장치 그리고 광 기억장치 등이 있다. 이것들이 가지고 있는 주요한 특성들은 접근시간, 단위 기억용량의 가격, 휘발성, 기록가능 회수, 소비전력 등으로 나타낼 수 있다. 현재 상용화되어있는 이러한 정보저장 장치들은 전술한 특성들을 모두 만족시켜주지 못한다. 따라서 시스템 내부에서 각각의 부분에 요구되는 적절한 특성을 가진 여러 종류의 메모리가 사용된다[1]. 그러나 향후 이러한 다양한 특성을 만족시켜줄 새로운 형태의 메모리로 MRAM이 대두되고 있다. 특히 1990년대 후반부터 고밀도 자기기록 헤드의 재료로 가장 주목받고 있는 전자의 터널링 효과를 이용한 TMR(tunneling magnetoresistance)을 재료로 이용한 메모리 개발이 활발히 진행중이다.

MRAM은 메모리 코어가 자화 가능한 자성체로 되어있어 전원이 없어도 자화된 방향을 유지하며 이것은 비휘발성 메모리임을 의미한다. 그리고 읽기와 쓰기 내구성이 사실상 무한대에 가까우며, 고집적도 또한 가능한 것으로 보고되고 있다[1]. 그러나 메모리 cell의 크기가 작아지고, 동작주파수가 올라갈수록 여러 가지 문제에 도달하는 것은 기존의 메모리들과 다를 바 없다[2, 3].

최근 반도체 소자들의 동작속도가 수 GHz에 다다르면서 기존의 초고주파 연구에만 국한되었던 손실 전송선(lossy transmission line) 해석이 반도체 설계분야에도 고려되고 있다[2]. 과거 반도체 소자를 모델링하는 Spice 계열의 프로그램은 손실 전송선의 분산해석(distributed analysis)이 지원되지 않아 해석 결과에서 실제 결과와 수십 % 이상의 차이를 보이며, 이를 해결하기 위해 도선의 중간에 다수의 저항을 직렬 연결하여 해석하고 있다[2]. 이러한 이유로 본 연구의 손실 전송선의 분산해석 결과는 Spice 해석 결과와 비교될 수 있고, 향후 초고속 동작 성능을 필요로 하는 소자의 설계에 매우 유용하게 이용될 수 있다.

본문에서는 MRAM의 성능 실험용 cell을 모델링하고, 정보를 기록하기 위해 write line에 인가한 신호와 sense line에서 읽혀지는 신호의 S_{21}을 계산하였다. 또한 주파수 영역으로 나타나는 연산결과를 이용하여 신호원에 대한 응답신호의 전달 지연을 시간영역에서 예측하였다.

II. 모델링

Fig. 1은 본 연구에서 설정한 MRAM 단위 cell이다. MTJ (magnetic tunnel juction)를 중심으로 그 위에는 쓰기와 읽기

*Tel: (02)815-6471, E-mail: parksy@e.ssu.ac.kr



Fig. 1. Unit cell model of MRAM (a) full structure, (b) word line(write line) with rectangular pad, (c) word line with tapered pad.



Fig. 2. Bit line and sense path model (a) sense signal path and dimensional specifications near the MTJ and (b) lumped element model.

를 위한 도선으로 bit line이 있고 아래에는 읽기를 위한 도선으로 sense line이 있다. 전체 구조의 제일 아래에는 쓰기 단을 위한 도선인 word line이 위치한다.

MTJ에 정보를 저장하기 위해서 bit line과 word line에 흐르는 전류의 방향과 세기를 제어하며, 읽기 위해서는 bit line과 sense line에 정전류를 인가하여 이때 측정된 전압을 감지한다.

시뮬레이션은 쓰기를 위한 word line과 bit line, sense line 각각의 특성을 계산하였다. Word line 시뮬레이션은 Si 기판 위에 Fig. 1(b)에서 볼 수 있는 word line의 모양의 도선을 가정하고 선폭과 두께를 변화시켜 주파수에 따른 신호 전달 특성을 계산하였다. 그리고 전극에서 도선으로 연결되는 부분을 완만하게 처리한 모서리(tapered pad)가 있을 경우와 그렇지 않은 경우를 비교하였다.

Bit line은 word line과 함께 MTJ에 정보를 기록하기 위한 용도로 사용되며, sense line과 함께 정보를 읽어오기 위한 용도로 사용되기도 한다. 쓰기 동작에서는 sense line이 전기적으로 고립된 상태에서 전류가 인가된다. 여기에서는 MTJ에 정보를 기록하기 위해 bit line에 신호를 인가하였다고 가정하였다. 그리고 쓰기 동작의 경우 bit line은 word line과 모양이 같고, 접지면이 기판 반대면으로 같아 매우 근소한 차이를 보이므로 bit line의 결과를 따로 언급하지 않았다.

그러나 기록된 정보를 읽어낼 경우 sense line은 0 V 전위를 유지하게 되며, bit line과 평행한 구조를 취하고 있어 정전용량에 따른 주파수 응답특성을 나타내게 된다. 두 도선 사이의 절연층은 비유전율 ε_r이 9.8로 높은 Al_2O_3를 사용하며, 그 두께는 MTJ의 두께와 비슷하게 700 Å으로 Fig. 2(a)와 같은 모델을 설정하고 계산하였다. 그리고 절연층의 두께를 변화시켜 주파수 응답특성 변화를 계산하고, 비교하였다.

MTJ와 각 도선의 폭은 1 μm로 고정하고 두께는 1 μm 이하에서 변화시켰으며, pad를 제외한 도선들의 길이는 600 μm 이다. 그리고 모든 도선은 구리로 설정하였다. 계산에 사용된 상용프로그램의 알고리즘은 유한요소법을 사용하였으며, 각 도선의 모델은 3차원으로 그려져 기하학적 치수가 입력되었다. 이때 연산 결과는 기존에 보고된 자료[4]를 참고하여 실제 실험값에 근사하게 하였다. 그리고 연산프로그램의 특성상 자기저항을 고려할 수 없기 때문에 MTJ를 통과하는 sense line 시뮬레이션은 MTJ를 수동소자인 RC의 병렬회로로 하여 실시하였다.

따라서 MTJ를 통과하는 읽기를 위한 신호 경로 시뮬레이션은 Fig. 2(a)와 같이 bit line과 sense line의 전송선을 해석한 다음 Fig. 2(b)와 같이 MTJ를 포함하여 각각의 요소에 부합하는 전기 소자로 치환하고, 전기 회로를 구성하여 해석하는 방법으로 실시하였다. 이때 콘덴서의 정전 용량은 평행판 구조의 정전용량과 누설 전계에 의한 정전용량을 모두 고려하여 결정하였다[2]. 그리고 MTJ의 저항은 10 kΩ·μm^2 전

후로 다양하게 변화시켰다.

신호 전달 특성 계산 결과는 S-parameter로 나타내었고, 모든 계산은 10 GHz 까지 수행하였으나 자료의 유용성에 따라 word line은 DC에서 10 GHz 까지 그리고 bit line과 읽기 신호 경로는 DC에서 1 GHz 까지 나타내었다.

III. 결과 및 고찰

3.1. 쓰기 동작시 word line의 S-parameter 해석

Fig. 3(a)는 Fig. 1(b)와 같은 정보 기록을 위한 word line 단면의 선폭 대비 두께에 따른 S-parameter 결과이며, 선폭이 1 μm일 때 두께에 대한 비율을 표시하였다. (-●-)은 S_{21}으로 신호원이 금속선 종단에 전달되는 정도를 나타낸 전송계수이다. 이때 S_{21}은 금속선의 선폭 대비 두께가 1:1에 가까울수록 커지고 1:0.1에 가까울수록 작아지는 경향을 볼 수 있다. 또한 (—)은 S_{11}으로 입력된 신호가 반사되어 돌아오는 정도를 나타내는 반사계수이며, 금속선의 선폭 대비 두께가 1:1에 가까울수록 적다는 계산 결과를 얻었다.

Fig. 3(b)는 Fig. 1(c)와 같이 tapered pad가 있는 모델의 전송 특성을 계산한 결과이다. 이 경우 Fig. 3(a)의 직사각형 pad 모델에 비해 모든 구간에서 S_{21}이 약 0.5 dB 이상 향상되었다. 특히 도선의 두께가 얇은 경우, 즉 선폭/두께의 비율이 커질수록 S_{21}이 향상되는 정도가 1.5 dB 이상 커졌다.

Word line의 전송 효율은 직류 상태에 비해 Fig. 3(a), (b) 모두 10 GHz까지 3 dB 이상 감소되지 않았다. 이는 아래 식 (1)에 제시한 RC 직렬회로에서 출력 전압과 입력 전압과의 비로 그 이유를 설명할 수 있다[5, 6]. 여기에서 인덕턴스는 0에 가까워 무시할 수 있는 정도이므로 관계식에서 취급하지 않았다.

$$S_{21}=20\log(V_{out}/V_{in})$$
$$=20\log\left(\frac{1}{1+j\omega RC}\right)\text{[dB]} \quad (1)$$

여기에서

V_{out}: 출력전압

V_{in}: 입력전압

ω: 각주파수 $2\pi f$ [rad/s], f: 주파수 [Hz]

C: 정전용량 [F]

R: 직류저항 [Ω]

식 (1)에 의하면 주파수가 높을수록 S_{21}이 작아지나, word line의 선폭이 1 μm로 작고, 기판의 두께가 500 μm로 두꺼워 평행판 정전용량이 수 fF으로 매우 작아 감쇄가 크지 않다.



Fig. 3. S-parameter analysis of word line (a) rectangular pad, (b) tapered pad model.

3.2. 읽기 동작시 bit line의 S-parameter 해석

Bit line과 sense line의 사이에는 MTJ가 위치하고 있고, MTJ 주변에는 Al_2O_3가 채워져 있어 두 도선을 전기적으로 절연한다. 읽기 동작시 sense line의 전위가 0 V가 되면 bit line과 함께 정전 용량을 갖게 되며, 이때 절연체의 두께와 동작 주파수에 따라 S_{21}과 S_{11}을 Fig. 4에 나타내었다. 절연층의 두께가 500, 700, 1000, 1500 Å일 때 S_{21}이 -3 dB로 감소하는 지점은 각각 135, 200, 290, 430 MHz였다.

Bit line의 S_{21}은 write line에 비해 급격히 감소하였는데, 이것은 sense line과 거리가 매우 가까운 것이 가장 큰 이유이다. Write line에 비해 평행판 정전용량이 수 pF으로 크게는 1000배 이상 커서 주파수가 높아지면 용량성 리액턴스가 반비례하여 급격히 작아진다.



Fig. 4. S-parameter analysis of top bit line as write line depending on thickness of insulator between bit and sense line.



Fig. 5. S-parameter analysis of read out signal transmission line depending on thickness between bit and sense line. Resistance of MTJ = 10 kΩ·μm^2.

3.3. 판독신호 전송경로의 S-parameter 해석

Fig. 5는 Fig. 2와 같이 판독신호 전송경로를 모델링하고, MTJ 저항을 10 kΩ·μm^{2}으로 고정하여 해석한 결과이다. 여기에서 변수는 bit line과 sense line 사이의 절연층 두께에 따른 정전 용량의 변화이다. 이는 근본적으로 bit line을 이용하여 판독신호를 전송하므로 bit line과 비슷한 해석 결과를 보여준다. 그러나 도선 중심부에 위치하고 있는 MTJ는 매우 얇은 터널링 접합을 하고 있으며, 여기에 존재하는 평행판 정전용량의 작용으로 bit line 해석 결과에 비해 200 MHz 이상에서 최소 1 dB 감소된 S_{21}을 보인다. 그리고 S_{21}과 S_{11}은 -3 dE 부근에서 교차하며, 1 GHz 부근에서는 95% 이상이 반사된다. 이때 MTJ에 존재하는 접합 저항을 1000, 100, 10, 1 kΩ·um^{2}으로 다양하게 변화시켜 해석하였고 그 결과는 0.5 dB 이하의 매우 근소한 차이를 보였다.

3.4. 읽기 동작시 접근 시간 예측

지금까지의 S-parameter 결과를 이용하여 읽기 동작에서의 전달 지연을 예측할 수 있다. 본 시뮬레이션에서는 자화반전에 소요되는 시간을 고려하지 않았으므로 쓰기시 전달 지연은 언급하지 않는다.

특정 주파수에서 3 dB 감쇄는 전력 전달율이 약 50%이므로, Fig. 4와 Fig. 5의 결과를 참고로 신호원에 대한 전달 지연을 예측할 수 있다. 시간 영역에서 접근 시간 예측을 위해 실제의 펄스 신호를 정현파의 일부인 상승부 또는 하강부를 이용하여 가정하였다. 실제의 3 dB 감쇄 주기의 1/4에 해당하는 시간동안 상승하고 그때의 전압을 유지하는 신호원을 가정할 때, RC 회로에서 출력 전압이 신호원 최대 진폭의 90%에 도달하기 위해서는 신호원이 90%까지 상승하는 시간의 두배 이상의 시간이 필요하다[6]. 따라서 bit line과 sense line 사이의 절연체 두께가 1500, 1000, 700, 500 Å일 때, bit line의 0-90% 상승 시간은 각각 1.6, 1.7, 2.5, 3.7 ns 정도로, 그리고 MTJ를 고려할 때 1.9, 2.7, 3.8, 5.5 ns 정도로 예측할 수 있다. 따라서 MTJ에 의해 약 18 부터 50%까지의 지연이 발생할 수 있다는 계산 결과를 얻을 수 있다.

IV. 결 론

본 연구에서는 MRAM 단위 cell을 모델링하고, word line, bit line 그리고 판독신호 전송 특성을 해석하였다.

Word line은 평행하게 교차하는 부분이 없어 직류 상태에 비해 10 GHz까지의 전송 효율이 3 dB 이상 감소되지 않았다. 또한 tapered pad는 직사각형 전극 모델에 비해 모든 구간에서 S_{21}이 약 0.5 dB 이상 향상되었다. 특히 도선의 두께가 얇은 경우, 즉 선폭/두께의 비율이 커질수록 S_{21}이 향상되는 정도가 1.5 dB 이상 커졌다.

Bit line은 sense line과 평행한 구조를 하고 있어 두 도선간의 정전용량에 의해 수백 MHz 영역에서 3 dB 감쇄가 발생한다. 이는 두 도선간에 절연체를 500에서 1500 Å으로 두껍게 형성하여 3 dB 감쇄 주파수를 135에서 430 MHz까지 약 3.3배 높일 수 있다.

판독신호 전송경로는 bit line과 비슷한 해석 결과를 보여준다. 그러나 도선 중심부에 위치하고 있는 MTJ의 정전용량으로 bit line 해석 결과에 비해 200 MHz 이상에서 S_{21}이 최소 1 dB 감소된 전송 특성을 보인다. 이것 또한 bit line과 마찬가지로 bit line과 sense line 사이의 절연체를 1500 Å 이상으로 3 dB 감쇄 주파수를 300 MHz 이상으로 개선할 수 있다. 다른 방법으로는 두 도선의 배치를 변경하여 평행하게 구성된 부분의 면적을 줄이면 정전용량이 작아져 감쇄주파수를 높일 수 있다.

주파수 영역에서 해석한 결과로부터 읽기 동작시 시간 영역에서 전달 지연은 bit line과 sense line 사이의 절연체 두께에 따라 MTJ 유무에 대해 약 18부터 50%까지의 발생하는 계산 결과를 얻었다.

감사의 글

본 연구는 숭실대학교 교내연구비 지원으로 이루어졌음.

참고문헌

[1] Brad N. Engel, Nicholas D. Rizzo, Jason Janesky, Jon M. Slaughter, Renu Dave, Mark DeHerrera, Mark Durlam, and Saied Tehrani, IEEE Trans. Nanotechnology, **1**(1), 32(2002).

[2] J. M. Rabaey, Digital Integrated Circuits, A Design Perspective, Prentice Hall, New Jersey, (1996), pp. 471-493.

[3] 박승영, 최연봉, 조순철, 한국자기학회지, **12**(2), 68(2002).

[4] S. E. Russek, J. O. Oti, Schehzaad Kaka, and Eugene Y. Chen,

J. Appl. Phys., **85**(8), 4773(2000).
[5] David M. Pozar, Microwave engineering, Wiley, New York, (1998), pp. 196-198.
[6] 박송배, 기초전자회로, 문운당, (1996), pp. 9-10.

S-parameter Analysis for Read and Write Line of MRAM

S. Park* and S. Jo
School of Electronic Engineering, Soongsil University 1-1, Sangdo-5Dong, Dongjak-Ku, Seoul 156-743, Korea

(Received 18 August 2003, in final form 30 September 2003)

In this work, transmission characteristics of read and write signal were calculated when a MRAM (magnetic random access memory) cell is operated up to 10 GHz. Test device having long read and write lines was modeled in 3 dimensions to perform a simulation. The simulation was divided into two parts, read and write operations, and S-parameters were computed utilizing FEM (finite element method) algorithm. Transmission coefficients, S_{21}, for read and write operations of MRAM device which was designed for a single cell test configuration were analyzed from DC to 1 GHz and DC to 10 GHz, respectively. When the insulator thickness between the bit and sense lines was increased from 500 to 1500 Å, 3 dB attenuation frequency was increased by 3.3 times, from 135 to 430 MHz. The length of the bit and sense lines were 600 μm. In addition, access time was estimated by calculating the propagation delay utilizing S-parameters.

Key words : MRAM, TMR, access time, S-parameter