미세 구조 MOSFET에서 문턱전압 변화를 최소화하기 위한 최적의 스켈링 이론

Scaling theory to minimize the roll-off of threshold voltage for ultra fine MOSFET

  • 정학기 (군산대학교 전자정보공학부) ;
  • 김재홍 (군산대학교 전자정보공학부) ;
  • 고석웅 (군산대학교 전자정보공학부)
  • 발행 : 2003.08.01

초록

본 논문은 halo doping profile을 갖는 나노구조 LDD MOSFET의 문턱전압에 대하여 연구하였다. 소자의 크기는 일반화된 스켈링 이론을 사용하여 100nm 에서 40m까지 스켈링하였다. Van Dort Quantum Correction Model(QM) 모델을 정전계 스켈링 이론과 정전압 스켈링 이론에 적용하여 문턱전압을 조사하였으며, gate oxide 두께의 변화 따른 direct tunneling current를 조사하였다. 결과적으로 게이트 길이가 감소됨에 따라 문턱전압이 정전계 스켈링에서는 감소하고 정전압 스켈링에서는 증가함을 알았고 direct tunneling current는 gate oxide 두께가 감소함에 따라 증가됨을 알았다. 또한 채널 길이의 감소에 따른 MOSFET의 문턱전압에 대한 roll-off특성을 최소화하기 위하여 일반화된 스켈링에서 $\alpha$값은 거의 1 이여야 함을 알았다.

In this paper, we have presented the simulation results about threshold voltage of nano scale lightly doped drain (LDD) MOSFET with halo doping profile. Device size is scaled down from 100nm to 40nm using generalized scaling. We have investigated the threshold voltage for constant field scaling and constant voltage scaling using the Van Dort Quantum Correction Model (QM) and direct tunneling current for each gate oxide thickness. We know that threshold voltage is decreasing in the constant field scaling and increasing in the constant voltage scaling when gate length is reducing, and direct tunneling current is increasing when gate oxide thickness is reducing. To minimize the roll off characteristics for threshold voltage of MOSFET with decreasing channel length, we know $\alpha$ value must be nearly 1 in the generalized scaling.

키워드

참고문헌

  1. Ben G. Streetman, Sanjay Banerjee, Solid State Electronic Devices, pp. 307-311
  2. David J. Frank, Robert H. Dennard, Edward Nowark, Paul M. Solomon, Yuan Taur, and Hon Sum Philip Wong. 'Device Scaling Limits of Si MCBFEI's and Their Application Dependencies', Proc. IEEE. 89, pp. 259-288, 2001 https://doi.org/10.1109/5.915374
  3. Dale L. Critchlow, 'MOSFET Scaling The Driver of VLSI Technology', Proc. IEEE. 87, pp.659-667, 1999 https://doi.org/10.1109/JPROC.1999.752521
  4. M. J. van Dart, P. H. Woerlee, and A. J. Walker, 'A Simple Model for Quantisation Effects inheavily doped Silicon MOSFET's at Inversion Conditions', Solid State Electronics. 37, pp. 411-414, 1994 https://doi.org/10.1016/0038-1101(94)90005-1
  5. S. A. Hareland, S. Jallepalli, G. Chindalore, W. - K. Shin, A. F. Tasch, and C. M., Maziar, 'A Simple Model for Quantum Mechanical Effects in Hole Inversion Layers in Silicon PMOS Devices', IEEE Trans. Electron Dev. 44, pp. 1172-1173, 1997 https://doi.org/10.1109/16.595947
  6. Sheng-Lyang Jang, Chwan-Gwo Chyau, and Chong-Jye Sheu, 'Complete Deep-Submicron Metal-Oxide-Semiconductor Field-Effect-Transistor Drain Current Model Including Quantum Mechanical Effects', Jpn. J. Appl. Phys., 38, pp. 687-688, 1999 https://doi.org/10.1143/JJAP.38.687
  7. Jhung soo Jhung, Kwang gyun Jang, Sung taik Shim, and Hak kee Jung, 'Investigation of Threshold Voltage in MOSFET with nano Proc. ISlC 2001, pp. 230-233, 2001
  8. 정정수, 장광균, 심성택, 정학기, 이종인, 'Si-기반 나노채널 MOSFET의 문턱전압에 관한 분석', 한국해양정보통신학회, pp. 317-320, 2001