

논문 16-1-9

탄소계 박막의 성장과 특성에 대한 나노 Buffer Layer의 영향

Effect of Nano Buffer Layer on Property and Growth of Carbon Thin Film

류정탁^{*}, Takashi Ikuno^{**}, Kenjiro Oura^{**}
(Jeong-Tak Ryu^{*}, Takashi Ikuno^{**}, and Kenjiro Oura^{**})

Abstract

Using platinum-silicide (PtSi) formed between silicon substrate and carbon film, we have improved the field emission of electrons from carbon films. Pt films were deposited on n-Si(100) substrates at room temperature by DC sputter technique. After deposition, these PtSi thin films were annealed at 400 ~ 600°C in a vacuum chamber, and the carbon films were deposited on those Pt/Si substrates by laser ablation at room temperature. The field emission property of C/Pt/Si system is found to be better than that of C/Si system and it is showed that property was improved with increasing annealing temperature. The reasons why the field emission from carbon film was improved can be considered as follows, (1)the resistance of carbon films was decreased due to graphitization, (2)electric field concentration effectively occurred because the surface morphology of carbon film deposited on Pt/Si substrates with rough surface, (3)it is showed that annealing induced reaction between Pt film and Si substrate, as a consequence that the interfacial resistance between Pt film and Si substrate was decreased.

Key Words : Carbon thin film, Buffer layer, Pt thin layer, PLD, Field emission

1. 서 론

마이크로 혹은 나노두께의 박막성장에 대한 기술은 현재 극미세화 되어가고 있는 반도체 혹은 전자공학분야에 있어서 매우 중요하다. 이러한 나노두께의 박막들을 성장함 있어서 박막의 형태적, 전기적, 물리적, 화학적 특성은 마이크로 두께 이상의 막에서는 생각할 수 없는 여러 가지 조건들에 의해 깊은 영향을 받는다. 박막의 두께가 얇아질수

록 계면의 영향은 더욱더 두드러지게 나타난다. 따라서 기판의 표면 특성을 변화시켜 보다 이상적인 박막 성장을 시도하므로 소자용용에 적합한 박막들을 얻고자하는 연구가 오래 전부터 수행되어 왔다. Copel과 그의 공동연구자들은 Si기판 위에 Ge 박막을 성장시킴에 있어 Ge의 S-K성을 억제시키기 위하여 Si 기판과 Ge 박막사이에 As buffer layer를 사용하므로 연구의 목적을 달성할 수 있었다[1,2]. 또한 Si 기판 위 금속박막의 성장에 있어서 Oura와 그의 공동연구자는 수소원자를 사용하므로 박막의 결정성까지도 제어할 수 있다는 사실을 입증시켰다[3]. 이외에도 박막성장에서 계면의 활성층으로 사용되는 buffer layer는 그 위에 성장되는 박막의 결정성, 성장 메커니즘, 표면 형태에 큰 영향을 준다는 사실이 많은 연구자들에 의하여 입증되었다[4,5].

* : 대구대학교 정보통신공학부
(경북 경산시 진량읍 내리리 15번지 대구대학교
Fax : 053-850-6619,
Corresponding Author : jryu@daegu.ac.kr)
** : 일본 Osaka University
2002년 10월 25일 접수, 2002년 12월 4일 1차 심사완료,
2002년 12월 19일 최종 심사완료

사실 계면은 박막의 결정성 및 표면 형태적 특성뿐만 아니라 계면의 표면상태 그리고 기판과 박막의 결합 상태 즉 계면의 화학적 상태는 전기적인 특성에도 큰 영향을 준다. 특히 기판과 박막들 의 상호작용에 의한 전기적 활동을 요하는 전자소자에서는 그 영향이 두드러지게 나타날 것이다. 그 대표적인 예가 최근 많은 관심을 모으고 있는 탄소계 박막을 이용한 전공 마이크로 일렉트로닉스 소자일 것이다 [6-11]. 전계전자방출법을 이용한 평판디스플레이 소자는 아노드, 캐소드, 그리고 전류를 조절하는 게이트로 구성된다. 그래서 기판으로 공급된 전자는 기판과 박막의 계면을 통과하여 캐소드에 공급된 높은 전계에 의해 빠져 나오듯이 전공을 향하여 방출된다. 따라서 전자의 통로가 되는 계면은 높은 전류 방출을 위하여 매우 중요하다고 할 수 있을 것이다.

본 연구에서는 탄소계박막을 이용한 전계전자방출에서 나노층 두께의 buffer layer를 사용하여 전계전자방출 특성 개선을 시도하였다. Pt활성층은 탄소계박막의 형태적변화와 결정성에 큰 영향을 주었다. 그리고 Pt활성층을 사용하지 않은 소자에 비하여 전계전자방출특성이 크게 향상되었다.

2. 실험방법

2.1 Pt 나노 buffer layer 성장

계면 구조에 따른 전계전자방출 특성의 변화를 조사하기 위하여 사용된 나노 buffer layer 금속재료는 Pt를 사용하였다. Pt 박막의 제작은 열음극스퍼터링법을 사용하였다. 기판은 $1\text{ cm} \times 1\text{ cm}$ 크기의 Si(100) 웨이퍼를 사용하였다. Pt박막의 성장조건은 Table 1에 나타낸 것과 같다.

모든 Pt 박막은 실온에서 증착하였으며 박막의

표 1. Pt buffer layer 성장의 스퍼터링 조건.

Table 1. Sputtering conditions of Pt thin film.

Target	: Pt 20mmØ
Base Pressure	: 1×10^{-7} Torr
Deposition Pressure	: 1×10^{-3} Torr
Source Gas	: Ar
Anode Voltage	: 50 V
Anti-Cathode Voltage	: -100 V
Growth Rate	: 0.3 nm/min

두께는 18 nm이다. 계면의 변화에 따른 전계방출 특성을 체계적으로 연구하기 위하여, 성장된 Pt 박막을 400 °C, 600 °C로 열처리하였다. 즉, 준비된 기판은 모두 3종류로서 (1)Pt/Si_(RT), (2)Pt/Si_(400°C), (3)Pt/Si_(600°C)와 같다. 각각의 시료에 대한 표면 특성, 결정구조는 SEM, XRD를 사용하여 평가되었다.

2.2 탄소계 박막성장

위에서 준비된 세 종류의 기판 위에 레이저 증착법을 사용하여 탄소계박막을 제작하였다. 탄소계박막의 제작조건은 Table 2와 같다.

사용된 레이저는 Nd:YAG 레이저이며 레이저의 파장과 반복율은 각각 355 nm와 10 Hz를 사용하였다. 타겟은 5N의 순도를 가진 그라파이트를 사용했다. 기판과 타겟간의 거리는 40 mm로 고정시킨 상태에서 증착을 수행하였다. 기판과 타겟사이에는 초기 증착시 불순물의 증착을 막기 위해 샤타가 설치되어 있어 기판에 탄소계 박막을 증착하기전 약 5분간의 레이저를 조사하여 불순물을 제거하였다. 사용된 레이저의 파워는 150 mJ로 고정하였다. 레이저 증착장비는 터보펌프를 사용하여 고진공을 유지하도록 되어 있다. 본 실험에 사용된 초기진공은 1×10^{-7} Torr 이었다. 모든 탄소계박막은 실온에서 증착되었으며, 증착된 탄소계박막의 두께는 약 200 nm이었다. 증착된 박막의 표면형태, 결정성 등의 특성은 주사형전자현미경(scanning electron microscopy : SEM)과 파장 488 nm, 파워 200 mW의 Ar⁺ 레이저를 이용한 Raman spectroscopy로 분석하였다.

표 2. 탄소계 박막 성장을 위한 PLD 성장 조건.

Table 2. Conditions of laser ablation of carbon thin film.

Target	: Graphite (99.999%)
Substrate	: Pt/Si (annealed at RT, 400°C, 600°C)
Laser	: Nd-YAG Laser (355 nm)
Laser Energy	: 150 mJ
Base Pressure	: 1×10^{-7} Torr
Substrate Temperature	: RT
Growth Rate	: 0.5 nm/min

3. 결과 및 고찰

레이저 증착법으로 세 종류의 기판 위에 성장된 탄소계박막의 전계전자방출 특성을 그림 1에 나타내었다. 전계전자방출 특성의 개선을 비교하기 위하여 Si 기판 위에 직접 제작된 탄소계박막(C/Si)의 전계전자방출 특성도 함께 나타내었다.

방출전류밀도가 10^{-6} A/cm²를 얻기 위해 필요한 전계값을 보면 Pt의 열처리 온도에 따라 큰 변화를 보인다. 일반적으로 이때의 전압을 문턱전계라고 하는데 각각의 시료에 대한 문턱 전계를 비교해 보면 (1)Pt/Si_(RT)의 경우 13.5 V/μm, (2)Pt/Si_(400°C)의 경우 10.8 V/μm, (3)Pt/Si_(600°C)의 경우 9.5 V/μm정도이다. 어떠한 시료이건 C/Si 시료가 가지는 문턱 전계 21.5 V/μm보다 많이 개선되어 있음을 알 수 있다. 그리고 열처리 온도가 높을수록 그 특성은 더욱더 개선됨을 알 수 있다.

각 시료에 대한 일함수를 이론에 따라 계산해 보았다. 일반적으로 전계전자방출은 식(1)의 식에 따른다[12].

$$J = \frac{A E^2}{\phi} \exp\left(-\frac{B \phi^{3/2}}{E}\right) \quad (1)$$

$$A = \frac{q^2}{8\pi h} = 1.4 \times 10^{-2}$$

$$B = \frac{4\sqrt{2mq}}{3h} = 6.8 \times 10^{-9} \quad (2)$$

$$\log \frac{J}{E^2} = -0.43 \frac{B \phi^{3/2}}{E} + \log \left[\frac{A}{\phi} \right]$$

여기서 A, B는 각각 상수, ϕ 는 일함수, J는 전류밀도, E는 인가전계값이다.

식(1)을 식(2)와 같이 정리하여 x축에 J/E², y축에 1/E로 하는 그래프의 기울기를 계산하면 일함수를 얻을 수 있다. 단, 여기서 표면형태에 따른 전계집중현상은 무시하였다. 그 결과를 그림 2에 나타내었다. (1)Pt/Si_(RT)의 경우에서는 약 0.07 eV의 일함수를 가지는 반면 (3)Pt/Si_(600°C)의 경우에는 약 0.045 eV의 일함수 값을 가진다. 이것은 열처리 온도가 높을수록 일함수 값이 감소되었다는 것을 의미한다.

Pt/Si 기판을 열처리함으로 얻어진 전계전자방출 특성에 관한 이유를 해석하기 위하여 탄소계박막의 표면형태와 결정구조를 SEM, Raman과




그림 1. 인가전계에 의한 탄소계박막의 전계전자방출특성.

Fig. 1. Field electron emission characteristics, the current destiny vs. electric field curve.




그림 2. F-N plot에 의해 계산된 탄소계박막의 일함수값.

Fig. 2. Work function derived from the Fowler-Nordheim plot as a function of pre-annealing temperature.

XRD를 사용하여 분석하였다. Raman 분광법에 의해 평가된 결과를 그림 3에 나타내었다. 1200cm⁻¹에서부터 1700cm⁻¹에 걸쳐서 넓은 스펙트럼을 나타내고 있다. 이것은 a-C 박막과 다이아몬드상과




그림 3. 여러 가지 온도에서 열처리한 Pt/Si 기판 위에 성장된 탄소계박막의 Raman 스펙트럼.

Fig. 3. Raman spectra of amorphous carbon films on annealed Pt/Si substrates as a function of pre-annealing temperature before depositing a-C.

본(DLC) 박막에서 나타나는 전형적인 Raman 분광 결과이다[13]. 본 연구에서 증착된 탄소계 박막은 모두 실온에서 증착되었음을 생각해 볼 때 Raman 결과의 특이한 점은 Pt/Si 기판의 열처리 온도가 올라 갈수록 1355cm⁻¹부근에 소위 D-peak 가 아주 미세하게 새롭게 나타나고 있다. 이것은 수nm정도의 결정체가 박막중에 형성되어 있음을 암시한다. 무질서한 비정질상태에서 어떤 일정 크기의 결정체가 형성될 때 D-peak가 나타난다 [14,15]. 즉 Pt/Si 기판의 열처리 온도가 높아질수록 탄소계 박막을 실온에서 증착함에도 불구하고 결정화가 진행되어 탄소계박막의 전기저항이 감소함을 예측할 수 있다.




그림 4. 여러 가지 온도에서 열처리한 Pt/Si 시료의 SEM 사진.

Fig. 4. SEM images of Pt surface before depositing a-C as a function of pre-annealing temperature.

그림 4는 Pt/Si 기판을 각각의 온도에 열처리한 결과를 SEM 사진으로 나타내고 있다. 실온(a)의 경우에는 어떠한 형태의 결정체 혹은 네어리를 발견할 수 없다. 그러나, 400°C 열처리 후(b)에는 약 1μm정도의 입자가 보이며 600°C(c)에서는 10μm정도의 입자들이 보인다. 그리고 이들 결정체들은 마치 어떤 일정한 결정구조를 가지듯 장방형 형태를 보인다. 이와 같은 시료 위에 실온에서 탄소계 박막을 증착한 후의 박막표면 형태는 그림 5와 같이 나타났다. 모든 표면형태는 그림 4에서 나타난 결




그림 5. 그림 4의 기판 위에 성장된 탄소계 박막의 SEM 사진.

Fig. 5. SEM images of a-C surfaces as a function of preannealing temperature.

과와 거의 유사하다. 이것은 계면의 형태 즉 Pt/Si 시료의 표면 형태가 그대로 탄소계 박막의 표면의 형성에 영향을 주고 있음을 알 수 있다. 또한 그들의 표면은 열처리 온도가 높을수록 더욱 거칠어져 전계에 집중이 일어나기 쉬운 형태로 변화되고 있다. 그 결과 전계전자방출특성이 열처리온도에 따라 변화되었음을 가정할 수 있다.

그림 6은 Pt/Si 기판의 XRD 스펙트럼 결과를 나타내고 있다. $\text{PtSi}_{(\text{RT})}$ 에서는 Pt(111) 피크만 존재하므로 박막은 실리사이드화 되어 있지 않음을 알 수 있다. 이에 반하여 열처리가 행해지므로 인하여 $\text{PtSi}(220)$, (101), (121), (130)의 피크가 나타




그림 6. 여러 가지 온도에서 열처리된 Pt/Si 시료의 XRD 결과.

Fig. 6. X-ray diffraction profiles of Pt/Si substrates.

나며 Pt 실리사이드가 형성되었음을 알 수 있다. 모든 실리사이드 피크의 강도의 합과 Pt(111) 피크의 강도를 비교한 결과 400°C에서는 약 7.5%가 600°C에서는 22.5%가 실리사이드화 되었음을 알 수 있었다. 이 결과와 전계전자방출 특성의 결과를 고려해 볼 때 다음과 같은 가정을 할 수 있다. 즉 계면금속 Pt와 Si 기판이 계면에서 서로 반응하므로 Pt/Si 계면저항이 감소하여 전계전자방출을 더욱 쉽게 일어나게 하고 있다. Das의 보고에 의하면 Pt/Si의 열처리 온도가 올라갈수록 박막은 실리사이드화되어 저항이 감소했다[16].

이상과 같은 결과에 의하여 계면 금속의 존재와 열처리에 의한 전계전자방출 특성의 개선에 대한 이유로 다음과 같은 사항을 고찰할 수 있다. (1) 탄소계박막의 결정화에 따른 전기저항의 감소에 의해 전계전자방출 특성의 개선. 이것은 탄소계박막을 실온에서 성장했음에도 불구하고 Raman 분석 결과 D-peak가 존재하며 또한 Pt/Si의 열처리 온도가 높은 기판일수록 D-peak의 강도가 더욱 더 높아졌다. 따라서 탄소계 박막의 결정화가 진행되었으며 그 결과 전계전자방출 특성이 개선되었다고 추정할 수 있다. (2) Pt의 영향에 의해 탄소계박막의 표면 형태가 변하여 전계의 집중현상에 의해 전계전자방출 특성이 개선되었다. 이것은 Pt/Si 기판 표면형태에 따라 그 위에 성장된 탄소계박막의 표면 형태가 변화된 SEM의 결과로부터 알 수 있

으며 또한 표면이 결질수록 전계전자방출 특성이 향상되었기 때문이다. (3) Pt/Si 계면의 실리사이드화에 의한 계면 저항의 감소. 이것은 열처리온도가 높아질수록 Pt/Si 계면의 실리사이드화가 진행되어 계면의 저저항화가 일어난 결과로부터 추론할 수 있다.

4. 결 론

본 실험에서는 여러 가지 온도에서 열처리한 Pt/Si 기판 위에 탄소계박막을 레이저 증착법으로 성장한 후 전계전자방출 특성을 평가하였다.

1. Pt/Si 시료를 열처리한 결과 박막의 형태는 크게 변화되었다.
2. 열처리된 Pt/Si 시료 위에 증착된 탄소계 박막의 표면형태는 Pt/Si 시료의 초기 형태에 큰 영향을 받는다. 즉, 탄소계 박막의 표면 형태는 Pt/Si 열처리 온도가 높을수록 전계의 집중이 쉽게 일어날 수 있는 형태인 더욱 거친 표면형태로 변화되었다.
3. Pt/Si 기판을 열처리한 기판을 사용하므로 탄소계박막을 실온에서 증착했음에도 불구하고 순수한 Si 기판을 사용한 박막보다 결정화가 진행되었다.
4. 또한 이 결정화로 말미암아 박막의 저항이 감소하였음을 추론할 수 있으며 그 결과 전계전자방출 특성이 개선되었다.

이와 같은 결과들에 의하여 Pt/Si계면의 실리사이드화와 박막의 표면형태의 변화로 말미암아 전계전자방출 특성이 크게 개선되었음을 평가할 수 있다.

감사의 글

이 논문은 2001년 과학재단의 공모과제 연구비 KOSEF(2001-2-30200-002-2)에 의하여 연구되었음.

참고 문헌

- [1] M. Horn-von Hoegen, M. Copel, J. C. Tsang, M. C. Reuter, and R. M. Tromp,

"Surfactant mediated growth of Ge on Si(111)", Phys. Rev. B, Vol. 50, p. 10811, 1994.

- [2] M. Copel, M. C. Reuter, Efthimios Kaxiras, and R. M. Tromp, "Surfactants in epitaxial growth", Phys. Rev. Lett., Vol. 63, p. 632, 1989.
- [3] Koji Sumitomo, Tadashi Kobayashi, Fumiya Shoji, Kenjiro Oura, and Itsuo Katayama, "Hydrogen-mediated epitaxy of Ag on Si(111) as studied by low energy ion scattering", Phys. Rev. Lett., Vol. 66, p. 1193, 1991.
- [4] J. T. Ryu, O. Kubo, H. Tani, T. Harada, M. Katayama, and K. Oura, "The growth of indium thin films on clean and hydrogen-terminated Si(100) surfaces", Surface Science, Vol. 433, No. 2, p. 575, 1999.
- [5] Toshiaki Fujino, Takashi Fuse, Jeong-Tak Ryu, Katsuhiko Inuzuka, Toshiaki Nakano, Koji Goto, Yujin Yamazaki, Mitsuhiro Katayama and Kenjiro Oura, "Ge thin film growth on Si(111) surface using hydrogen surfactant", Thin Solid Films, Vol. 369, Issues 1-2, p. 25, 2000.
- [6] K. S. Shim and S. Y. Lee, "Deposition and characterization fo tribologic DLC thin films fabricated by pulsed laser deposition", J. of KIEEME(in Korean), Vol. 12, No. 5, p. 456, 1999.
- [7] 김광식, 류호진, 장건익, "유도결합형 플라즈마 화학기상증착법에서 탄소나노튜브의 수직 성장과 전계방출 특성 향상 연구", 전기전자재료학회논문지, 15권, 8권, p. 713, 2002.
- [8] 류정탁, K. Oura, 김연보, "레이저 증착법에 의한 탄소계 박막의 구조 및 전계방출특성", 전기전자재료학회논문지, 15권, 7권, p. 634, 2002.
- [9] In Taek Han, Ha Jin Kim, Young Jun Park, Naesung Lee, Jae Eun Jang, Jung Woo Kim, Jae Eun Jung, and Jong Min Kim, "Fabrication and characterization of gated field emitter arrays with self-aligned carbon nanotubes grown by chemical vapor deposition", Appl. Phys. Lett., Vol. 81, p. 2070, 2002.

- [10] D. Y. Zhong, G. Y. Zhang, S. Liu, T. Sakurai, and E. G. Wang, "Universal field emission model for carbon nanotubes on a metal tip", *Appl. Phys. Lett.*, Vol. 80, p. 506, 2002.
- [11] Tomomi Yoshimoto, Tatsuo Iwata, Ryuutaro Minesawa, and Kazuhiko Matsumoto, "Emission properties from carbon nanotube field emitter arrays (FEAs) grown on Si emitters", *Jpn. J. Appl. Phys., Part 2*, Vol. 40, p. L983, 2001.
- [12] Ivor Brodie and Paul Richard Schwoebel, "Vacuum Microelectronic Devices", *Proc. of the IEEE*, Vol. 82, No. 7, p. 1006, 1994.
- [13] H. C. Tsai and D. B. Bogy, "Characterization of diamondlike carbon films and their application as overcoats on thin-film media for magnetic recording", *J. Vac. Sci. Technol. A* Vol. 5 No. 6, p. 3287, 1987.
- [14] R. O. Dillon and John A. Woollam, "Use of raman scattering to investigate disorder and crystallite formation in as-deposited and annealed carbon films", *Phys. Rev. B*. Vol. 29, No. 6, p. 3482, 1984.
- [15] J. Schwan, S. Ulrich, V. Batori, H. Ehrhardt, and S. R. P. Silva, "Raman spectroscopy on amorphous carbon films", *J. Appl. Phys.*, Vol. 80, p. 440, 1996.
- [16] S. R. Das, K. Sheerger, D. X. Xu, and A. Naem, "Thickness dependence of the properties and thermal stability of PtSi films", *Thin Solid Films*, Vol. 253, p. 467, 1994.