대한전자공학회논문지SD (Journal of the Institute of Electronics Engineers of Korea SD)

대한전자공학회 (The Institute of Electronics and Information Engineers)
권호 표지

SoC IP 간의 효과적인 연결 테스트를 위한 알고리듬 개발

A New Test Algorithm for Effective Interconnect Testing Among SoC IPs

  • 김용준 (연세대학교 전기전자공학과) ;
  • 강성호 (연세대학교 전기전자공학과)
  • 발행 : 2003.01.01
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

본 논문에서 제안하는 GNS 시퀀스는 SoC 연결 고 장 테스트를 수행할 때 aliasing 고장 증후와 confounding 고장 증후를 고 장 증후를 발생시키지 않는 시퀀스로 연결 고장 위치의 분석을 효과적으로 수행할 수 있다. GNS 시퀀스는 과거 보드 수준의 연결 테스트를 수행하기 위한 IEEE 1149.1 std. 와 유사한 구조로 SoC 의 연결 테스트를 수행하게 되어있는 IEEE P1500 에 적용하여 SoC 내부의 IP 상호간에 존재하는 연결 고장을 검출하고 그 위치를 분석하는데, 이때 입력되는 테스트 시퀀스의 길이가 기른 연구들에 비해 처소의 값을 가짐으로써 연결 테스트 수행 시간을 단축할 수 있는 효과적인 연결 테스트 알고리듬이다.

Interconnect test for highly integrated environments like SoC, becomes more important as the complexity of a circuit increases. This importance is from two facts, test time and complete diagnosis. Since the interconnect test between IPs is based on the scan technology such as IEEE1149.1 and IEEE P1500, it takes long test time to apply test vectors serially through a long scan chain. Complete diagnosis is another important issue because a defect on interconnects are shown as a defect on a chip. But generally, interconnect test algorithms that need the short test time can not do complete diagnosis and algorithms that perform complete diagnosis need long test time. A new interconnect test algorithm is developed. The new algorithm can provide a complete diagnosis for all faults with shorter test length compared to the previous algorithms.

키워드

참고문헌

  1. Y. Zorian, S. Dey, M. J. Rodgers, 'Test of Future System-on-Chips', Proc. IEEE/ACM International Conference, pp. 392-398, 2000 https://doi.org/10.1109/ICCAD.2000.896504
  2. C. Su, W. Tseng, 'Configuration Free SoC Interconnect BIST Methodology', Proc. International Test Conference, pp. 1033-1038, 2001 https://doi.org/10.1109/TEST.2001.966729
  3. B. I. Dervisoglu, 'A Unified DFT Architecture for use with IEEE 1149.1 and VSIA/IEEE P1500 Compliant Test Access Controllers', Proc. Design Automation Conference, pp. 53-58, 2001 https://doi.org/10.1145/378239.378280
  4. IEEE. S. 1149.1-1990, 'IEEE Standard Test Access Port and Boundary Scan Atchitecture', IEEE, 1989
  5. K. P. Parker, 'The Boundary- Scan Handbook', Kluwer Academic Publishers, 1992, pp. 1-41, 118-129
  6. E. J. Marinissen, S. K. Goel, M. Lousberg, 'Wrapper Design for Embedded Core Test', Proc. International Test Conference, pp. 911-920, 2001 https://doi.org/10.1109/TEST.2000.894302
  7. H. Bleeker, P. V. D. Eijnden, F. D. Jong, 'Boundary-Scan Test : A practical Approach,' Kluwer Academic Publishers, 1993, pp.123-172
  8. 김현진, 신종철, 강성호, '회로 기판상의 연결 테스트에 대한 분할 그룹 워킹 시퀀스,' Trans. KIEEE Vol.47, No.12, pp. 2251-2257, 1998
  9. W. K. Kautz, 'Testing of Faults in Wiring Interconnects,' IEEE Trans. Computers, Vol. C 23, No. 4, April, pp. 358-363, 1974
  10. Jung-Chen Lieu and Melvin A. Breuer, 'Maximal Diagnosis for Wiring Networks,' Proc. International Test Conference, pp.96-105, 1991
  11. W-t. Cheng, J. L. Lewandowski and E. Wu, 'Diagnosis for Wiring Interconnect,' Proc. International Test Conference, pp 565-571, 1990 https://doi.org/10.1109/TEST.1990.114069
  12. Proc. International Test Conference Maximal Diagnosis for Wiring Networks Jung-Chen Lieu;Melvin A. Breuer
  13. Proc. International Test Conference Diagnosis for Wiring Interconnect W-t.Cheng;J.L.Lewandowski;E.Wu