

ZrO₂ 완충층과 SBT 박막을 이용한 MFIS 구조의 제조 및 전기적 특성

김민철[†] · 정우석 · 손영국

부산대학교 무기재료공학과

(2002년 1월 11일 접수; 2002년 3월 27일 승인)

Preparation of ZrO₂ and SBT Thin Films for MFIS Structure and Electrical Properties

Min Cheol Kim[†], Woo Suk Jung and Young Guk Son

Department of Inorganic Materials and Engineering, Pusan National University, Pusan 609-735, Korea

(Received January 11, 2002; Accepted March 27, 2002)

초 록

Metal-Ferroelectric-Insulator-Semiconductor(MFIS) 구조의 적용하기 위해 R.F. 마그네트론 스퍼터를 이용하여 p-type Si(111) 기판 위에 ZrO₂와 SrBi₂Ta₂O₉(SBT) 박막을 증착하였다. SBT 박막은 ZrO₂ 완충층을 삽입함으로써 MFIS 구조의 전기적인 특성이 향상되었다. ZrO₂ 박막의 두께를 고정하고 SBT 박막의 두께를 160 nm에서 220 nm으로 변화시키면서 윈도우 메모리를 3-9 V의 범위에서 측정하였다. Pt/SBT(160 nm)/ZrO₂(20 nm)/Si의 조건에서 최대 2.2 V 메모리 윈도우 값을 얻을 수 있었으며 이 메모리 윈도우 값은 실제 적용되는 저전압 NDRO-FRAM 구동에 충분한 값이다.

ABSTRACT

The possibility of ZrO₂ thin film as insulator for Metal-Ferroelectric-Insulator-Semiconductor(MFIS) structure was investigated. ZrO₂ and SrBi₂Ta₂O₉(SBT) thin films were deposited on P-type Si(111) wafer by R.F. magnetron sputtering method. The electrical properties of MFIS gate were relatively improved by inserting the ZrO₂ buffer layer. The window memory increased from 0.5 to 2.2 V in the applied gate voltage range of 3-9 V when the thickness of SBT film increased from 160 to 220 nm with 20 nm thick ZrO₂. The maximum value of window memory is 2.2 V in Pt/SBT(160 nm)/ZrO₂(20 nm)/Si structure with the optimum thickness of ZrO₂. These memory windows are sufficient for practical application of NDRO-FRAM operating at low voltage.

Key words : Metal-Ferroelectric-Insulator-Semiconductor(MFIS) structure, ZrO₂, SrBi₂Ta₂O₉(SBT), Buffer layer

1. 서 론

최근 전원 공급이 차단되어도 데이터의 손상이 없는 비휘발성 메모리 FRAM에 관한 연구가 활발히 진행되고 있다.¹⁾ 비휘발성 메모리는 크게 두 가지로 구분할 수 있는데 DRO(Destructive Read Out)-FRAM과 NDRO(Nondestructive Read Out)-FRAM이다. 강유전체를 이용한 일반적인 FRAM은 DRO(Destructive Read Out)방식의 FRAM으로서 1 캐페시터 + 1 트랜지스터 구조 또는 2 캐페시터 + 2 트랜지스터 구조로 이루어진다. 이 구조의 경우 소자의 안정적인 작동이 보장되는 반면 공정상의 복잡성과 셀 크기의 증가로 인한 고집적화가 이루어지기 힘들다는 단점이 있다. 또한 소자의 데이터의 저장이나 판독시 강유전체물질의 분극변화를 수반하기 때문에 피로에 의한 소자 내구성의 문제를 안고 있다. 반면 Metal-Ferroelectric-Semicon-Ductor(MFS) - FET의 구조를 가지는 NDRO(Nondestructive Read

Out)-FRAM의 경우는 분극의 반전을 이용한 데이터의 판독을 행하지 않으므로 소자내구성에서 상당한 장점을 가지고 있으며 또한 캐페시터가 불필요함으로 셀의 면적 축소로 인한 고집적화를 이룰 수 있다는 장점이 있다.²⁾ 하지만 MFS 구조에서는 강유전체와 Si 기판 계면에서 상호작용에 의한 중간상(intermediate phase)의 형성으로 인한 소자 특성 저하가 문제로 지적되고 있다.

따라서 이러한 문제를 극복하고자 완충층 역할을 하는 산화막을 삽입하여 이 문제를 해결 하려고자 하는 연구가 활발히 진행되고 있다.³⁻⁵⁾ 이에 주목받고 있는 산화물로는 HfO₂, ZrO₂, CeO₂,⁶⁾ Y₂O₃,⁷⁾ Al₂O₃, SiO₂ 등이 있는데 Y₂O₃, Al₂O₃의 경우는 고온 열처리시 silicate가 형성되어 이로 인한 누설전류의 증가와 구조상의 열화가 발생하게 되는 것으로 보고되고 있다. 이에 본 실험에서는 800°C 이상의 비교적 높은 온도까지 결정성의 전이가 발생하지 않고, Zr 이온이 Si에 도편트로 작용하여 전기적인 영향을 끼치지 않는 것으로 판단되는 ZrO₂ 산화막을 완충층으로 이용, Pt/SBT/ZrO₂/Si 구조를 가지는 MFIS 구

[†]Corresponding author : uomo25@hanmail.net

조를 제작하여 그에 따른 전기적인 영향에 대해 연구하고자 한다.

따라서, 본 연구에서는 R.F. 마그네트론 스퍼터링(Radio Frequency Magnetron Sputter)법⁸⁾으로 P-type Si(111) 기판 위에 ZrO₂ 박막과 SrBi₂Ta₂O₉(SBT) 박막을 증착시켰다. 증착조건 및 열처리에 따른 ZrO₂ 박막의 결정성 및 안정성을 조사하였으며 제작된 MFIS 구조의 C-V 특성과 memory window 값을 조사하였다.

2. 실험방법

본 실험에서는 p-type Si(111) wafer를 1.5 cm × 1.5 cm의 크기로 절단하여 실험하였다. 먼저 표면의 먼지등을 제거하기 위해서 DI-water로 세척하고 시편을 플로우드화 수소산 수용액에 넣어서 산화막을 제거하였다. 그리고 다시 DI-water로 세척을 하고 시편의 불순물이나 금속 오염물을 제거하기 위해 RCA 세정법으로 세정한 후 스퍼터링 챔버에 장입 하였다.

ZrO₂ 박막은 R.F. 마그네트론 스퍼터링법에 의해 P-type Si(111) 기판 위에 증착되었으며 ZrO₂를 증착하기 위해서 Zr 금속 타겟(99.99%)을 사용하여 반응성 스퍼터링을 하였다. 이때 산소의 분압을 10, 20, 30, 40%로 조정하였으며 이때 기판의 온도는 올리지 않고 증착을 하였다.

SBT(SrBi₂Ta₂O₉) 타겟의 조성은 박막은 ZrO₂가 올려진 기판위에 R.F. 스퍼터링을 이용하여 증착하였다. 기판의 온도는 실온으로 고정하였으며 증착분위기는 MFC를 이용하여 산소와 아르곤의 양을 Ar:O₂(9:1)조정하였다. 그리고 상부전극으로 이용되는 Pt를 증착하기 위해서 마스크를 이용하였으며 전기적 단락을 방지하기 위해서 다른 박막의 증착시 보다 낮은 40 W의 power로 증착하였다. 자세한 증착조건을 Table 1에 나타내었다.

Table 1. Typical Deposition Conditions for ZrO₂, Pt, Sr_{1.1}Bi_{2.6}Ta₂O₉ Thin Film Preparation

Target	ZrO ₂	Pt
Power	100 W(R.F.)	40 W(R.F.)
Base Pressure	1.5 × 10 ⁻⁵ Torr	1.5 × 10 ⁻⁵ Torr
Working Pressure	10 mTorr	10 mTorr
Sputtering Gas	Argon+O ₂	Argon
Sub-Temp.	RT	RT

Target	Sr _{1.1} Bi _{2.6} Ta ₂ O ₉
Power	120 W(R.F.)
Base Pressure	1.5 × 10 ⁻⁵ Torr
Working Pressure	10 mTorr
Sub-Temp.	RT
Sputtering Gas	Ar:O ₂ (9:1)

박막의 결정화를 위해서 증착을 행한후 열처리를 실시하였다. 본 실험에서의 증착 직후의 박막은 X-선 회절분석 결과, 미소 결정 혹은 비정질상태임을 알 수 있는데, 이의 결정화를 위해 ZrO₂ 박막은 800°C 산소분위기에서 20분간 열처리하였다. 그리고 SBT 박막은 650, 700, 750, 800°C에서 각각 1시간씩 산소분위기에서 후열처리하였다. 또한 상부전극으로 사용된 Pt는 대기중 700°C에서 30분간 열처리하여 전기적 단락을 막고자 하였다. 후 열처리는 산소분위기를 유지할 수 있는 튜브형태의 로(Lindberg, Model No. 54233, USA)에서 행하였다.

증착한 시편과 후열처리한 시편의 결정화를 조사하기 위해 XRD분석을 (D/MAX형, Rigaku, Japan)을 행하였다. 이때 사용한 X-선은 32.5 kV, 25 mA, Ni 필터를 사용한 CuKα선($\lambda=1.5405 \text{ \AA}$)으로 측정하였다.

표면에서의 미세 구조 변화 및 두께를 관찰하기 위해 주사전자현미경(Field Emission Scanning Electron Microscope, Hitachi S-4200, Japan)을 사용하여 분석하였으며 Mechanical Stylus (Tencor α-step)를 이용하여 두께 관찰을 병행하였다. ZrO₂ 박막의 두께를 15~30 nm로 증착하고 그 위에 SBT 박막을 증착하여 산소 분위기 800°C에서 1시간 열처리 한 후 Pt 상부전극을 증착하여 다시 700°C에서 30분간 열처리하였다. ZrO₂ 박막은 증착후 열처리를 하지 않았다. ZrO₂ 박막의 두께를 측정하기 위해 먼저 mechanical stylus (Tencor α-step)를 이용하여 증착된 시편의 두께를 측정하였다. 또한 발생할 수 있는 오차를 최소화 하기 위해서 SEM 측정을 하여 오차를 보상하여 증착율을 계산하였다.

증착직후 및 후열처리후 ZrO₂ 박막의 표면 및 계면에서의 화학조성의 변화와 화학적 결합을 관찰하기 위해서 XPS 분석을 실시하였다. XPS 분석을 위해서 ESCALAB 250 XPS Spectrometer(VG Scientific)을 사용하였다. 분석을 위해 X-ray source로는 단색화된 Al Kα를 사용했으며 15 kV, 55 W, 250 μm의 크기의 X-ray beam을 사용하였다. 에칭을 위해서 3 kV의 argon ion gun으로 30초당 한번씩의 에칭을 하였으며 charge에 의한 에너지 오차를 막기 위해서 two flood gun을 이용하였다.

고온 열처리에 따른 ZrO₂ 및 SBT 박막의 두께가 전기적 특성에 미치는 영향을 알아보기 위해서 C-V 측정을 하였다. ZrO₂ 위에 SBT 박막을 증착하고 위에 Pt 전극을 형성하여 MFIS 구조의 시편을 제작하였다. Pt 전극의 직경은 570 μm이며 R.F로 증착하였다. 또한 Ohmic 접촉을 형성하기 위하여 실리콘 기판에 Pt 전극을 형성하였다. 증착 직후와 후열처리 한 시편의 전기적 특성을 알아보기 위해서 Hewlett Packard 4192A를 이용하여 1 MHz의 3, 6, 9 V bias를 전극에 인가하여 C-V 특성을 관찰하였다. 그리고 강유전성을 알아보기 위해서 Radiant사의 RT66A를 이용하여 virtual ground mode로 측정하였다.




Fig. 1. XRD patterns of deposited ZrO₂ films at various O₂ ratio (annealed at 800°C in O₂ ambient for 1 h).

3. 결과 및 고찰

3.1. ZrO₂ 박막의 특성

Fig. 1은 Zr 타겟을 이용하여 기판의 온도를 실온으로 고정하고 산소분압을 바꾸면서 증착한 시편을 800°C, 산소 분위기에서 열처리 한 XRD 패턴을 나타낸 그림이다. 산소와 반응성 스퍼터링한 것으로서 금속 Zr이 산소와 반응하여 ZrO₂ 박막이 잘 형성 된 것을 알 수 있다. ZrO₂의 동질이상에는 단사정과 정방정, 입방정 상이 있는데 본 실험에서는 K. Goedelke의 실험에서의 결과와 같은 단사정 상만이 나타남을 알 수 있다(ASTM 36-420).⁹⁾ 산소의 분압에 따른 상의 변화는 관찰되지 않았으며 단지 산소의 분압비가 증가할수록 피크의 강도가 증가하고 반가폭이 감소하고 있음을 알 수 있는데 이것은 산소 분압비가 증가함에 따라 박막내에 존재하는 비정질 상이 안정한 단사정 상으로 변화되는 양이 증가하기 때문이다. R. C. Gravie의 실험에서는 전체 자유에너지에 대한 표면에너지의 기여정도를 고려하여 상온에서의 정방정 상과 단사정 상의 안정성을 비교하였는데, ZrO₂의 결정립의 크기가 약 30 nm 보다 작아도 열역학적으로는 불안한 정방정 상이 안정하다고 보고하고 있다.¹⁰⁾ 하지만 본 실험에서는 SEM 이미지 관찰 결과 30 nm 보다 작은 20~25 nm의 크기를 가지지만 R. C. Gravie의 실험과 같은 결과는 나타나지 않았으며, 1100°C까지 안정하다고 보고된 단사정만이 나타나고 있다.

증착된 ZrO₂ 박막의 화학결합 및 화학적 조성을 알아보기 위해 XPS 분석을 하였다. 분석에 이용된 시편은 산화막이 제거된 Si wafer이며 기판의 온도를 상온으로 고정하고 증착시 산소의 분압을 40%로 고정한 시편이다.

ZrO₂ 박막은 분석중 시편의 charging에 의한 charge shift를 보정하기 위해서 C1s 피크를 이용하여 보정하였다.

Fig. 2는 실온에서 증착한 ZrO₂ 박막의 결합에너지 depth




Fig. 2. Depth profile of core electron binding energy spectra Zr3d for as-deposited ZrO₂ film with regard to etching time. (a) surface (b) inside.

profile이다. ZrO₂ 박막의 증착시 실리콘과 ZrO₂ 박막층의 화학적 결합 상태가 다른 것을 알 수 있다. 그리고 실리콘과 ZrO₂ 계면층의 ZrO₂는 금속 Zr이 산소와 반응하여 실리콘 위에 증착될 때 금속 Zr 모두가 산소와 반응하여 ZrO₂를 형성하는 것이 아니라 일부가 금속 Zr로 남아서 증착되는 것으로 판단된다. Fig. 3(a)는 17번 째 식각한 XPS 결과를 나타낸 그림이다. 그림에서 나타나는 것과 같이 183.05 eV와 185.35 eV의 결합피크와 178.89 eV와 181.2 eV의 결합피크가 공존하고 있다. 이 178.89 eV와 181.2 eV는 금속 Zr의 3d 결합에너지로서 상대적인 강도는 작지만 증착시 금속 Zr이 남게 된다는 사실을 뒷받침해 주고 있다. 증착시 금속 Zr이 남게 되는 이유는 금속 Zr과 반응을 해야하는 산소가 금속 Zr과 반응하는 것이 아니라 아주 약하게 결합하고 있다가 증착시 Si과 반응하여 중간상인 SiO₂ 산화막을 형성하기 때문일 것으로 판단된다. Fig. 3(b)와 비교하면 ZrO₂-Si 계면에서 산소가 Zr-O 결합을 끊고 Si-O 결합을 생성한 것으로 판단된다. Fig. 3(c)는 800°C 20 min 열처리한 시편의 3번째 식각한 XPS 결과를 나타낸 것이다. ZrO₂의 Zr의 결합에너지를 나타낸 것으로서 183.33 eV(3d_{5/2})와 185.55 eV(3d_{3/2})로서 Sun¹¹⁾ 등의 실험결과와 같은 결합에너지 값을 나타내고 있다. 전형적인 ZrO₂ 박막의 Zr의 결합에너지 값으로 열처리에 의해 완전한 결합을 하고 있는 것으로 보인다. 이는 열처리에 의해 화학적으로 안정하고 화학양론비가 정확한 ZrO₂ 박막이 화학적으로 안정한 결합을 가진 ZrO₂ 박막으로 바뀌었다는 것을 의미한다. 열처리시 산소분위




Fig. 3. Core electron binding energy patterns Zr3d for as-deposited ZrO₂ films after (a) etching 17 times (b) annealed at 800°C for 20 min after etching 13 times (c) annealed at 800°C for 20 min after etching 3 times.




Fig. 4. Depth profile of core electron binding energy spectra Si2p for ZrO₂ film at 800°C for 20 min. (a) surface (b) inside.

기에서 열처리가 행해졌으므로 산소의 영향으로 인해 박막의 화학적 안정성을 지니게 되었다고 볼 수 있다. Choi¹²⁾




Fig. 5. XRD patterns of SBT thin films annealed at various temperature.

는 그의 실험에서 ZrO₂ 박막을 반응성 스퍼터링 증착할 때 원하지 않은 SiO₂ 층이 생성된다고 보고하였는데 Fig. 4에 나타난 바와 같이 열처리의 영향으로 SiO₂ 층이 형성된 것을 확인할 수 있었다. 이러한 결과에도 불구하고

ZrO₂ 박막을 증착한 후 열처리를 해야 안정한 절연 완충층을 얻을 수 있을 것으로 판단된다.

3.2. SBT 박막의 특성

3.2.1. 열처리 온도에 따른 SBT 박막의 결정성 및 표면 형상 관찰

열처리 온도에 따른 SBT 박막의 결정성을 알아보기 위해 bare Si wafer에 SBT를 증착하여 XRD 관찰을 하였다. 증착시 기판은 가열하지 않았으며 산소의 분압을 10%로 고정하여 증착하였다.

SBT의 결정화 온도는 750°C~800°C로 알려져¹³⁾ 있는 데 Fig. 5에서 보는 바와 같이 650°C의 열처리 시편의 경우 (115)의 주 피크 부근만이 극소한 강도를 나타내는 거의 비정질상으로 나타나고 있어 650°C에서의 SBT 박막은 결정화가 어렵다는 것을 알 수 있다. 700°C의 경우 (115)의 주 피크가 선명하게 나타나고 있으며 다른 결정 방향의 피크들도 나타나고 있어 결정화가 진행되었음을 알 수 있으나 많은 결정화가 일어났다고 보기是很 어렵다.

750°C와 800°C에서는 SBT의 주 피크와 다른 피크들이 강도가 증가하고 반가폭 또한 좁아져서 결정화가 잘 이루어 졌다고 볼 수 있으며 결정화의 정도로 보아 800°C에서 열처리한 시편의 전기적 특성이 가장 우수할 것으로 판단된다.

3.2.2. 열처리 조건에 따른 SBT 박막의 전기적 특성 관찰

Fig. 6(a)는 두께 220 nm인 SBT 박막을 700, 750, 800°C에서 후열처리 한 MFM 구조의 캐패시터를 제작 이력곡선을 측정한 그림이다. 앞선 XRD 관찰에서와 같은 맥락으로 열처리 온도가 증가함에 따라서 잔류 분극량이 증가하고 있음을 알 수 있다. 700°C에서 열처리 한 시편의 경우 잔류 분극량이 1.96 μC/cm²임에 반해서 800°C에서 열처리한 시편의 경우 4.53 μC/cm²으로 증가하였다. 이

것은 높은 열처리 온도에 의해 결정화가 잘 이루어졌다 는 것을 의미하며 앞의 XRD 관찰에서 결정화의 영향으로 해석된다. 즉 후열처리 온도의 증가로 인해서 결정화가 잘 이루어져 결정립의 크기가 증가했기 때문이다.

3.3. MFIS 구조의 제작과 전기적 특성

3.3.1. ZrO₂ 박막의 두께가 C-V 특성에 미치는 영향

ZrO₂ 박막은 38 Å/min의 증착율을 가지는 것으로 판단된다. 따라서 본 실험에서는 ZrO₂의 두께를 증착 시간으로서 추정하여 표현하였다.

C-V 측정은 1 MHz에서 행하여졌으며 3~9 V의 bias를 가하여 측정하였다. 위의 조건으로 제작된 시편을 측정하여 Fig. 7 나타내었다. 그림에서 보는 바와 같이 ZrO₂ 박막의 두께가 증가함에 따라서 memory window값이 증가하는 것이 아니라 최적의 두께가 존재함을 알 수 있다. 즉 ZrO₂ 박막의 두께가 15 nm인 시편을 9 V의 인가 전압 하에서 측정한 결과 memory window값은 0.4 V로 나타났다. 20 nm일 때는 그 값이 0.77 V로 증가하였으며 30 nm인 경우 memory window값이 오히려 감소하는 경향을 보였다. 이러한 결과로부터 ZrO₂ 박막은 적절한 두께를 가져야 한다는 것을 알 수 있다. 즉 증착과 열처리 시 발생하는 강유전물질과 실리콘간의 반응을 막을 수 있어야 한다. 전계가 시편에 가해질 때 Si에서 강유전체쪽으로의 전하주입을 막아 memory window값의 저하를 막아주어야 하기 때문이다. 또한 이력곡선에서 나타나는 문턱전압의 차이인 memory window값이 ZrO₂ 박막의 두께가 얇을수록 크게 나타나고 있음을 알 수 있는데 이는 SBT 박막과 ZrO₂ 박막이 직렬로 연결된 경우 다음과 같은 식으로 표현할 수 있다.¹⁴⁾

$$V_{\text{SBT}} = \frac{\epsilon_{\text{ZrO}_2} \cdot d_{\text{SBT}}}{\epsilon_{\text{SBT}} \cdot d_{\text{ZrO}_2} + \epsilon_{\text{ZrO}_2} \cdot D_{\text{SBT}}} \cdot V$$




Fig. 6. P-V curves of (a) Pt/SBT(220 nm)/Pt/Ti/SiO₂/Si and (b) Pt/SBT(220 nm)/ZrO₂(20 nm)/Pt/Ti/SiO₂/Si capacitor.




Fig. 7. C-V characteristics of Pt/SBT(220 nm)/ZrO₂/Si structure with the different thickness of ZrO₂ films. (a) 15 nm (b) 20 nm (c) 25 nm (d) 30 nm.




Fig. 8. C-V characteristics of Pt/SBT/ZrO₂(20 nm)(no annealing)/Si structure with the different thickness of SBT films annealed at 800°C for 1 h. (a) 160 nm (b) 180 nm (c) 200 nm (d) 220 nm.

여기서 V는 전체 구조에 인가되는 전압이며, V_{SBT} 는 SBT에 박막에 인가되는 전압이다. 위의 식에서 ZrO₂ 박막의 두께가 얇아지면 SBT에 인가되는 전압은 증가하게 되는 것을 알 수 있다. 일반적으로 강유전체 박막에 인가되는 전압이 증가할수록 강유전체의 분극값과 항전압은 증가하게 된다. 따라서 얇은 ZrO₂ 박막을 가진 시편은 SBT 박막에 가해지는 전계를 증가시켜서 이력곡선의 폭인 memory window값을 증가시키며 ZrO₂ 박막이 두꺼워 질수록 SBT 박막에 가해지는 전계가 작아져서 강유전체의 분극을 방해하기 때문에 memory window값이 감소하는 것이다. 위 두가지 요인에 의해 ZrO₂의 두께는 적당한 값을 가져야 하며 본 실험에서는 20 nm(증착시간:5분 20초)에서 최대 memory window 값을 나타내었다.

3.3.2. SBT 박막의 두께에 따른 C-V 특성 관찰

ZrO₂ 박막의 두께를 20 nm(증착시간:5분 20초)로 고정하고 SBT 박막의 두께가 memory window 특성에 미치는 영향을 알아보았다. Fig. 6(b)는 두께 20 nm의 ZrO₂층을 삽입한 MFIS 구조의 이력곡선을 나타낸 그림이다. 이때 전형적인 이력곡선의 모양에서 벗어난 약간 둥근 형태의 이력곡선이 나타났으며 항전계가 증가하였음을 알 수 있다. 항전계의 증가와 잔류 분극량의 감소는 SBT 층에만 가해지던 전계가 ZrO₂ 층에 분산되어 가해지기 때문이다. 잔류 분극량은 4.53 μC/cm²에서 2.26 μC/cm²으로 감소하

였으며 항전계는 2 V에서 3.09 V로 증가하였다. MFIS 구조에서 memory window의 크기는 분극량에 의존하기보다는 항전계의 크기에 의존한다. 따라서 ZrO₂층의 도입으로 인해 memory window의 크기가 증가 할 것으로 예상된다. Fig. 8은 ZrO₂ 박막의 두께를 20 nm로 고정하고 SBT 박막의 두께를 달리한 시편의 C-V 특성을 나타낸 그림이다. 이때 ZrO₂는 열처리하지 않았으며 SBT의 두께는 160 nm에서 220 nm로 달리 하였으며 800°C 산소 분위기에서 1시간동안 열처리하였다. 그림에서 보는 바와 같이 두께에 따라서 memory window 값이 감소하다가 200 nm에서 다시 증가하고 220 nm에서는 다시 감소하는 경향을 보인다. SBT 박막의 두께가 160 nm인 경우 memory window값은 0.75 V를 나타내며 200 nm의 시편에서는 0.99 V의 값을 나타내었다. 그리고 Fig. 9는 ZrO₂ 박막(20 nm)을 열처리한 후 다양한 두께의 SBT 박막을 증착한 시편의 C-V 특성을 나타낸 것이다. 그리고 Fig. 10에 SBT 박막 두께에 따른 Memory window 값을 도시하였다. 열처리 된 ZrO₂ 박막(20 nm)을 가진 시편의 경우 SBT 박막의 두께가 160 nm인 시편은 memory window값이 2.2 V로 월등히 향상된 것을 알 수 있다. 이는 SBT 박막의 두께가 얇을 경우 ZrO₂ 박막에 많은 전압이 가해지지만 상대적으로 SBT 박막의 두께가 얕기 때문에 단위두께당 전기장의 세기는 크게 된다. 따라서 충분히 SBT 박막이 분




Fig. 9. C-V characteristics of Pt/SBT/ZrO₂(20 nm)(annealed)/Si structure with the different thickness of SBT film annealed at 800°C for 1 h. (a) 160 nm (b) 180 nm (c) 200 nm (d) 220 nm.




Fig. 10. Memory window of Pt/SBT/ZrO₂(20 nm)/Si structure with the different thickness of SBT film. (annealed ZrO₂ at 800°C for 1 h).

극을 할 수 있게 해주기 때문에 memory window 값이 커지는 것이다. 본 실험에서는 SBT 두께가 160 nm에서 memory window 값이 가장 높은 2.2 V이었다. 한편 ZrO₂ 박막을 증착한 후 열처리를 하지 않고 SBT를 증착한 경우와 열처리를 한 후 SBT를 증착한 경우, 열처리를 한 경우가 memory window 값이 우수한 특성을 나타내었다. 이는 ZrO₂가 결정화가 잘된 경우 완충층으로써 확산을 잘 방지하고 이로 인해 전계가 시편에 가해질 때 Si에서 강유전체로의 전하주입을 막아 memory window 값의 저하를 막아준 결과라고 생각되어진다.

4. 결 론

본 실험에서는 ZrO₂ 박막과 강유전체인 SBT 박막에 관한 실험을 한 후 Pt/SBT/ZrO₂/Si 구조를 가지는 MFIS를 제작, 이 MFIS 구조의 전기적인 특성에 관해 조사하여 다음과 같은 결론을 얻었다.

1. 금속 Zr 타겟을 이용하여 산소와 반응성 스퍼터링으로 증착한 ZrO₂ 박막을 800°C의 산소분위기에서 1시간동안 열처리하였다. 열처리된 박막은 다른 상이 존재하지 않는 monoclinic 상임을 알 수 있었다.

2. 실리콘 기판위에 증착되어진 ZrO₂ 박막은 금속 Zr의 극소량이 존재하는 것으로 나타났으며 열처리되지 않은 시편의 경우 화학적 결합상태가 불안정한 것으로 판단되며 열처리시 화학적으로 안정한 박막을 형성함을 알 수 있었다. 또한 열처리시 SiO₂ 층이 형성되는 것으로 판단된다.

3. 인가전압 -9~9 V에서 두께가 20 nm인 ZrO₂ 박막을 삽입한 Pt/SBT(220 nm)/ZrO₂(20 nm)/Pt 캐퍼시터의 잔류 분극량은 ZrO₂ 박막이 삽입되지 않은 것에 비해 4.53 μC/cm²에서 2.26 μC/cm²으로 감소하였으며 항전계는 2 V에서 3.09 V로 증가하였다.

4. memory window 값은 완충층으로 작용하는 ZrO₂ 박막의 두께가 얇을 수록 우수한 특성을 보이나 적정 두께가 존재하는 것을 알 수 있었으며 실험에서는 20 nm의 두께가 최대치를 보였다.

5. SBT의 두께에 따른 memory window 값의 변화는 두께가 얇을수록 커지는 경향을 보였으며 본 실험에서는 두께가 SBT의 두께가 160 nm인 경우 최대치를 보였다.

6. 열처리되어진 ZrO₂(20 nm)박막을 가진 Pt/SBT(160 nm)/ZrO₂(20 nm)/Si 시편에 gate 전압을 3 V~9 V로 인가했을 때 memory window는 0.5 V에서 2.2 V로 증가하여 가장 우수한 특성을 나타내었다.

REFERENCES

- J. F. Scott and C. A. P. Araujo, "Ferroelectric Memories," *Science*, **246** 1400-05 (1989).
- T. Hirai, K. Teramoto, T. Goto and Y. Tarui, "Formation of Metal/Ferroelectric/Insulator/Semiconductor Structure with a CeO₂ Buffer Layer," *Jpn. J. Appl. Phys.*, **33** Part I(9b), 5219-22 (1994).
- D. R. Lampe, D. A. Adams, M. Austin, M. Polinsky, J. Dzimianski, S. Sinharoy, H. Buhay, P. Brabant and Y. M. Liu, "Process Integration of the Ferroelectric Memory FETs for NDRO FERAM," *Ferroelectrics*, **133** 61-72 (1992).
- K. Sugibuchi, Y. Kurogi and N. Endo, "Ferroelectric Field-Effect Memory Device Using Bi₄Ti₃O₁₂ Film," *J. Appl. Phys.*, **46** [7] 2877-81 (1975).
- B. H. Lee, L. Kang, R. Nieh, W. J. Qi and J. C. Lee, "Thermal Stability and Electrical Characteristics of Ultrathin Hafnium Oxide Gate Dielectric Reoxidized with Rapid Thermal Annealing," *Appl. Phys. Lett.*, **76** [14] 1926-28 (2000).
- D. J. Won, C. H. Wang and D. J. Choi, "Effects of the Post-annealing of Insulator on the Electrical Properties of Metal/Ferroelectric/Insulator/Semiconductor Structure(in Kor.)," *J. Kor. Ceram. Soc.*, **37** [11] 1051-57 (2000).
- J. H. Kim, S. G. Kang and H. T. Eun, "Effects of Y₂O₃ Buffer Layer on Ferroelectric Properties of YMnO₃ Thin Films Fabricated on Pt/TiO₂/SiO₂/Si Substrate(in Kor.)," *J. Kor. Ceram. Soc.*, **37** [11] 1097-104 (2000).
- Y. G. Son, "Electrical Properties of Ba_{0.5}Sr_{0.5}TiO₃ Thin Film with Various Heat Treatment Conditions(in Kor.)," *J. Kor. Ceram. Soc.*, **38** [5] 492-98 (2001).
- K. Goedelke, J.-S. Liebig, O. Zyowitzki and H. Sahm "Influence of Process Parameters on the Structure and the Properties of ZrO₂ Coatings Deposited by Pulsed Magnetron Sputtering(PMS)," *Thin Solid Film*, **37-42** 377-88 (2000).
- R. C. Gravie, *J. Phys. Chem.*, **82** [2] 218 (1978).
- Y. M. Sun, J. Lozano, H. J. Park, S. Vedman and J. M. White, "Interfacial Silicon Oxide Formation during Synthesis of ZrO₂ on Si(100)," *Applied Surface Science*, **161** 115-22 (2000).

12. H. S. Choi, E. H. Kim, I-H. Choi, Y. T. Kim, J. H. Choi and J. Y. Lee, "The Effect of ZrO₂ Buffer Layer on Electrical Properties in Pt/SrBi₂Ta₂O₉/ZrO₂/Si Ferroelectric Gate Oxide Structure," *Thin Solid Films*, **388** 226-30 (2001).
13. J-K. Lee, B. Park and K. S. Hong, "Effect of Excess Bi₂O₃ on the Ferroelectric Properties of SrBi₂Ta₂O₉ Ceramics," *J. Appl. Phys.*, **88** 2825-29 (2000).
14. Y. Fujimori, N. Izumi, T. Nakamura, A. Kamisawa and Y. Shigematsu, "Development of Low Dielectric Constant Ferroelectric Materials for the Ferroelectric Memory Field Effect Transistor," *Jpn. J. Appl. Phys.*, **36**, Part I, No. 9B, 5935-38 (1997).