A study on the Modeling and design of Parwan CPU using a VHDL

VHDL을 이용한 Parwan CPU의 Modeling과 Design

In this Paper, we described the Parwan CPU using a VHDL at the behavioral level and then described by connecting CPU components at the dataflow level. Finally, we simulated to verify of execution of a CPU processor using a test-bench method. A presented design method was to enable information exchange of design and representation of operation were very exact and simple. Also. a documentation of design was available and it was easy that verify a operation of designed processor. The behavioral description of VHDL aids designer as we verify our understanding of the designed system, while the dataflow description can be used to verify the bussing and register structure of the design.

본 연구에서는 Parwan CPU를 VHDL을 이용하여 Behavioral Leve에서 기술하고 Dataflow LEVEL에서 상호 연결하여 기술하였고, Test-bench 방식을 이용하여 프로세서의 동작을 확인하기 위해 시뮬레이션 하였다. 제시된 방식은 설계의 정보교환이 용이하고 동작의 표현이 정확하고 간결하였으며, 설계의 문서화가 용이하며, 구성된 프로세서의 동작을 확인하기가 용이하였다. VHD교의 Behavioral 기술은 설계자에게 설계된 시스템을 확인할 때 많은 도움을 주었으며. Dataflow 기술은 설계의 버스연결과 레지스터 구조를 확인할 때 유용하게 사용할 수 있었다.