EPGA Implementation and Verification of CSIX Module

CSIX 모듈의 FPGA 구현 및 검증

CSIX-L1 is the Common Switch Interface that defines a physical interface for transferring information between a traffic manager (Network Processor) and a switching fabric in ATM, IP, MPLS, Ethernet and data communication areas. In Tx, data to be transmitted is generated in Cframe which is the base information unit and in Rx, original data is extracted from the received Cframe. CSIX-L1 suppots the 32, 64, 96, and 123-bit interface and generates a variable length CFrame and Idle Cframe. Also CSIX-L1 appends Padding byte and supports 16-bit Vertical parity, CSIX-L1 is designed using Xilinx 4,1i. After functional and timing simulations are completed. CSIX-L1 module is downloaded in Xilinx FPGA XCV1000EHQ240C and verified. The synthesized CSIX module operates at 27MHz.

본 논문에서 설계한 CSIX 모듈은 ATM, IP, MPLS, Ethernet과 같은 데이터 통신의 응용을 위해 트래픽 매니저와 스위칭 패브릭 사이의 표준화된 인터페이스 규격인 CSIX-L1(Common Swithch Interface-Level1)을 따른다. 이 모듈은 전달하고자 하는 데이터를 CSIX 정보 유닛인 CFrame으로 생성하고 수신측에서는 수신한 CFrame에서 데이터를 추출하는데 사용된다. CSIX 모듈은32, 64, 96, 128-bit interface를 지원하며, 가변길이의 CFrame 및 Idle CFrame을 생성하고, Padding byte를 생성하며, Vertical parity를 지원한다. Xilinx ISE 4.1i를 사용하여 전체적인 작업이 이루어 졌으며, 설계된 모듈에 대한 테스트를 수행한 후, Xilinx FPGA XCV1000EHQ240C 칩에 다운로드하여 기능을 검증하였다. 합성된 CSIX모듈은 27MHz에서 동작한다.