Journal of the Institute of Electronics Engineers of Korea SD (대한전자공학회논문지SD)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

Variable Radix-Two Multibit Coding and Its VLSI Implementation of DCT/IDCT

가변길이 다중비트 코딩을 이용한 DCT/IDCT의 설계

  • 김대원 (경북대학교 전자전기공학부) ;
  • 최준림 (경북대학교 전자전기공학부)
  • Published : 2002.12.01
Download PDF
⟨ Previous Next ⟩

Abstract

In this paper, variable radix-two multibit coding algorithm is presented and applied in the implementation of discrete cosine transform(DCT) and inverse discrete cosine transform(IDCT). Variable radix-two multibit coding means the 2k SD (signed digit) representation of overlapped multibit scanning with variable shift method. SD represented by 2k generates partial products, which can be easily implemented with shifters and adders. This algorithm is most powerful for the hardware implementation of DCT/IDCT with constant coefficient matrix multiplication. This paper introduces the suggested algorithm, it's proof and the implementation of DCT/IDCT The implemented IDCT chip with 8 PEs(Processing Elements) and one transpose memory runs at a tate of 400 Mpixels/sec at 54MHz frequency for high speed parallel signal processing, and it's verified in HDTV and MPEG decoder.

본 논문은 가변길이 다중비트 코딩 알고리듬을 제안하고 DCT/IDCT(이산여현변환/역이산여현변환)설계에의 적용 과정을 제시한다 가변길이 다중 비트 코딩은 일반적인 Booth's알고리듬과 같이 중첩에 의한 다중비트 코딩을 가변적인 방법을 사용하여 그 중 2의 멱승이 되는 부분 즉 2k의 SD(Signed Digit)을 생성하는 방법이다. 이렇게 발생된 SD는 곱셈에 있어서 2k의 부분적(Partial Product)을 생성하게 되고 이로 인해 필요한 하드웨어는 단순한 덧셈기와 쉬프트 연산에 필요한 플립플롭만 필요하게 되므로 설계과정에 있어서 칩의 면적과 속도 면에서 효율적인 방법이다. 본 논문에서는 이 알고리듬의 정의 및 증명과정과 실제 알고리듬 적용을 위한 DCT/IDCT의 설계방법을 논의하고 제작한 IDCT의 결과에 대해 논의한다. 설계된 IDCT칩은 병렬 고속 처리를 위한 8개의 PE(Processing Element)와 하나의 전치 메모리를 사용한 방법으로 54MHz에서 400Mpixels/sec의 동작속도를 가지며 HDTV 및 MPEG 디코더에 적용하여 동작을 검증하였다.

Keywords

References

  1. A.D. Booth, 'A signed binary multiplication tehnique,' Quarterly J. Mechan. Appl. Math., Vol. IV, part 2, 1951 https://doi.org/10.1093/qjmam/4.2.236
  2. O.L .MacSorley, 'High speed arithmetic in binary computers,' Proc. IRE, Jan. 1961 https://doi.org/10.1109/JRPROC.1961.287779
  3. H. Sam and A. Gupta, 'A generalized Multibit Coding of Twos Complement Binary Numbers and Its Proof with Application in Multiplier Implementation,' IEEE Trans. Computers, Vol. 39, No. 8, Aug. 1990 https://doi.org/10.1109/12.57039
  4. S. Vassiliadis, E. M. Schwarz, and D. J. Hanrahan, 'A general proof for overlapped multiple-bit scanning multiplications,' IEEE Trans. Comput., Feb. 1989 https://doi.org/10.1109/12.16494
  5. IEEE Std 1180-1990 'EEE Standard Specifications for the Implementations of 8x8 Inverse Discrete Cosine Transform,' Dec 6. 1990
  6. K. Rao and P. Yip, Discrete Cosine Transform Academic press. 1990
  7. M.T. Sun, T.C. Chen, A.M. Gottlieb, 'VLSI implementation of a $16{\times}16$ discrete cosine transform', IEEE Trans. Circuits Syst., Vol. 35, No. 4, pp. 610-617, Apr. 1989 https://doi.org/10.1109/31.92893
  8. Stanley A White, 'Applications of Distributed Arithmetic to Digital Signal Processing: A Tutorial Review,' IEEE ASSP Magazine, July, 1989 https://doi.org/10.1109/53.29648
  9. J. R. Choi, 'A 400 Mpixels/sec IDCT for HDTV by Multibit Coding and Group Symmetry,' IEEE International Solid State Circuits Conference, San Francisco, Feb. 1997 https://doi.org/10.1109/ISSCC.1997.585380
  10. A. Habibi and P.A. Wintz, 'Fast multipliers,' IEEE Trns. Comput., pp. 153-157, Feb. 1970 https://doi.org/10.1109/T-C.1970.222881
  11. C.S. Wallace, 'A suggestion for a fast multiplier,' IEEE Trans. Electron. Compu., Feb. 1964 https://doi.org/10.1109/PGEC.1964.263829
  12. A. Gupta, 'A 50 ns 16$\times$16 bit 2s Complement parallel multiplier,' proc. ISELDECS, pp. 747-749, 1987
  13. B. Parhami, Computer Arithmatic, Algorithms and Hardware Designs, New York: Oxford Unviersity Press, 2000
  14. K. Hwang, Computer Arithmetic Principles, Architecture and Design, New York: wiley, 1979