The Journal of Korean Institute of Communications and Information Sciences (한국통신학회논문지)

The Korean Institute of Commucations and Information Sciences (한국통신학회)
권호 표지

Design of SIMD-DSP/PPU for a High-Performance Embedded Microprocessor

고성능 내장형 마이크로프로세서를 위한 SIMD-DSP/FPU의 설계

  • 정우경 (연세대학교 전기전자공학과 프로세서 연구실) ;
  • 홍인표 (연세대학교 전기전자공학과) ;
  • 이용주 (연세대학교 전기전자공학과) ;
  • 이용석 (연세대학교 전기전자공학과)
  • Published : 2002.04.01
Download PDF
⟨ Previous Next ⟩

Abstract

We designed a SIMD-DSP/FPU that can efficiently improve multimedia processing performance when integrated into high-performance embedded microprocessors. We proposed partitioned architectures and new schemes for several functional units to reduce chip area. Sharing functional units reduces the area of FPU significantly. The proposed architecture is modeled in HDL and synthesized with a 0.35$\mu\textrm{m}$ standard cell library. The chip area is estimated to be about 100,000 equivalent gates. The designed unit can run at higher than 50MHz clock frequency of CPU core under the worst-case operating conditions.

본 논문에서는 고성능 내장형 프로세서에서 멀티미디어 성능을 효과적으로 향상시킬 수 있는 SIMD-DSP/FPU를 설계하였다. 하드웨어 증가를 최소화하기 위해 기존 연산기의 분할 구조를 제시하였고 면적이 작은 연산기를 제안하였다. 연산기의 공유를 통해 FPU의 하드웨어 면적을 크게 줄였다. 제안된 구조는 HDL로 모델링되고 0.35 $\mu\textrm{m}$ 표준 셀 공정으로 합성되어, 약 십만 등가 게이트의 면적을 갖는 것으로 보고되었으며 최악조건에서 코어 주파수인 50MHz 이상으로 동작하는 것이 예상된다.

Keywords

References

  1. P. Ranganathan, S. Adve, N. P. Jouppi, 'Performance of Image and Video Processing with General-Purpose Processors and Media ISA Extensions,' Proc. of the 26th Ann. Int. Symp. on Comp. Arch., 27(2), PP. 124-135, May 1999
  2. S. Oberman, G. Favor, F. Weber, 'AMD 3DNow! Technology: Architecture and Implementations,' IEEE Micro, 19(2), PP. 37-48, Mar. 1999 https://doi.org/10.1109/40.755466
  3. K. Diefendorff, 'Pentium III = Pentium II + SSE,' Microprocessor Report, PP. 6-11, Mar.1999
  4. M. S. Schmookler et al. 'A Low-power, High-speed Implementation of a PowerPC$^T^M$' Microprocessor Vector Extension,' Proc. of 14th IEEE Symp. on Comp. Arith., Apr. 1999
  5. EISC 64bit Microprocessor AE64000, (주)에이디칩스, Jan. 20001
  6. EISC 64bit Microprocessor AE64000 CoreManuat, (주)에이디칩스, Jun. 2000
  7. Israel Koren, Computer Arithmetic Algorithms, Prentice Hall, 1993
  8. 홍인표, 정우경, 정재원, 이용석, '멀티미디어 데이터 처리에 적합한 SIMD MAC 연산기의 설계', 대한전자공학회 논문지 SD, 38(12), pp. 890-901, 2001
  9. R. E. Goldschmidt, 'Applications of Division by Convergence,' MS thesis, Dept. of EE., Massachusetts Inst. of Technology, Cambridge, Mass., June 1964
  10. J. H. Edmondson et al, 'Internal Organization of the Alpha 21164, a 300-MHz 64-bit Quad-issue CMOS RISC Microprocessor,' Digital Technical Journal, 7(1), PP. 119-135, Jan. 1995
  11. N. Quach, M. Flynn, 'Design and Implementation of the SNAP Floating-Point Adder,' Technical Report CSL-TR-91-501, Comp. Sys. Lab., Stanford Univ., Dec. 1991