초록
고정계수를 갖는 곱셈기의 구현 시 면적과 전력소모를 줄이기 위해서 곱셈계수를 CSD(Canonic Signed Digit) 형태로 표현 할 수 있다. CSD 계수의 1 또는 -1의 위치에 따라 부분곱들을 시프트 하여 더할 때 모든 부분곱들의 부호확장이 필요하며 이로 인해 하드웨어의 오버 헤드가 증가하게된다. 본 논문에서는 부호확장 부분에서의 캐리전파를 적절히 조절함으로써 부호확장으로 인한 오버 헤드를 조절 할 수 있다는 사실을 이용하여 새로운 부호확장 오버헤드감소 방법을 제시한다. 또한 CSD 곱셈기에 적합한 고정길이 곱셈기의 구조를 제시하고 전파캐리선택 절차를 이용한 부호확장 제거방법과 결합함으로서 CSD 곱셈기를 효율적으로 구현할 수 있음을 보인다. 이 곱셈기의 응용으로서 SSB/BPSK-DS/CDMA 전송방식에 사용되는 힐버트 트랜스포머를 43탭 FIR 필터로 구현하고 기존의 compensation 벡터방법과 비교하여 nonzero 비트수에 따라 약 16∼28%의 부호확장 오버헤드를 줄일 수 있음을 보인다.
To reduce the area and power consumption in constant coefficient multiplications, the constant coefficient can be encoded using canonic signed digit(CSD) representation. When the partial product terms are added depending on the nonzero bit(1 or -1) positions in the CSD-encoded multiplier, all sign bits are properly extended before the addition takes place. In this paper, to reduce the overhead due to sign extension, a new method is proposed based on the fact that carry propagation in the sign extension part can be controlled such that a desired input bit can be propagated as a carry. Also, a fixed-width multiplier design method suitable for CSD multiplication is proposed. As an application, 43-tap filbert transformer for SSB/BPSK-DS/CDMA is implemented. It is shown that, about 16∼28% adders can be saved by the proposed method compared with the conventional methods.
