

시스템 응답을 고려한 UPS 인버터의 출력 LC필터 설계

論 文

50B-7-6

Output LC Filter Design for UPS Inverter Considering the Response of System

金 載 植* · 李 尙 勳* · 崔 載 昊**
(Jaesig Kim · Sanghoon Lee · Jaeho Choi)

Abstract - The conventional output filter design methods of a voltage source inverter includes two main problems: the performance is not sure to satisfy the specification under the nonlinear load; the designed filter must be occasionally modified when the controller is designed.

In this paper, we analyze the relation between both linear and nonlinear loads, the output voltage magnitude, LC lowpass filter parameters, and the control response time. Upon the basis, both filter and controller are simultaneously designed for the performance to satisfy the specification under the nonlinear load as well as linear load. The proposed method sharply enhances the reliability of the performance. P.U is used for the method to be applied to all the quantities of the system. The simulation and the experiment of the proposed method carried out respectively to verify the validity.

Key Words : Controller, Nonlinear load, Output LC filter design, VSI, Harmonics

1. 서 론

사회의 발전과 기술의 발달에 따라 편리성, 안정성, 그리고 다 기능성과 같은 고급화를 선호하는 소비자들의 성향은 산업설비의 고급화를 가속시켰다. 최근, 이러한 고급설비들에 포함된 장치들 중 많은 부분을 차지하고있는 전동기 가변속 구동시스템이나 PLC와 같은 주변 제어장치 등에 사용되고 있는 전자제어기기들은 과거에 문제되지 않던 각종 전원장애들에 민감하게 반응하여 생산의 중단 및 오동작을 유발하는 사례가 급증하고 있다.[1] 수용가 입장에서 위와 같은 전원장애에 대한 문제점들을 해결하기 위한 가장 좋은 방법으로 제시되고 있는 것이 UPS 시스템이라 할 수 있다.

UPS 시스템은 입력 전원의 트러블이나 부하의 종류에 상관없이 고조파가 없는 깨끗한 양질의 정현파 전압을 부하에 공급하는 것을 목적으로 하고 있다. 이처럼 양질의 전력을 공급하는 이상적인 전압원으로 동작하기 위해선 UPS 시스템의 인버터 출력 임피던스가 부하에 상관없이 '0'으로 유지되어야 한다. 지금까지 UPS용 인버터와 같은 AC 전원장치의 출력 임피던스를 감소시켜 출력전압 THD를 5[%] 이하로 저감시킬 수 있는 방법에 대한 많은 연구들이 이루어져 왔다.[2-5]

대부분의 방식들은 먼저 인버터 출력전압의 가장 우세한 스위칭 고조파를 제거하도록 LC 저역필터의 차단주파수를

선택하고 선택된 차단주파수에서 이들 구성요소의 무효전력 함으로 정의된 cost 함수를 도입하여 이 함수가 최소가 되도록 L과 C값을 선정하였다.[6] 이렇게 선정된 LC 저역필터의 인덕터 값은 크고 커패시터의 값은 작아 저 차 고조파에 대한 인버터 출력 임피던스를 감소시키기가 어려웠다. 따라서 부하전류에 출력전압의 기본파 성분만 존재하는 선형 부하인 경우에는 LC 저역필터 만으로 원하는 출력전압의 THD를 만족시킬 수 있었으나 비선형 부하처럼 부하전류에 3~15의 저차수 고조파가 존재하게 되면 인버터 출력임피던스에 대한 전압강화로 인해 출력전압의 THD 사양을 만족시키기 어려운 단점이 있었다. 따라서 인버터 출력단에 LC 저역필터를 설계한 후 부패한 제어기를 첨가하여 저 차 고조파의 부하전류에 대한 시스템 응답을 증가시킴으로써 출력임피던스를 감소시켜 출력전압의 왜곡을 저감시키는 방식을 일반적으로 많이 사용하고 있다.

그러나 부패한 제어기를 첨가함으로써 증가시킬 수 있는 부하전류에 대한 시스템 응답은 플랜트로 구성되는 출력필터의 L과 C값, 제어기의 구조, 인버터 스위칭 주파수, 시스템 안정도 등에 의하여 제약을 받게된다. 그러므로 출력전압의 THD를 원하는 사양으로 얻기 위해선 인버터 시스템의 설계 시 앞에서 언급한 제약조건들을 고려하여 설계가 이루어져야 한다. 그러나 기존의 연구들은 이들의 상호 연관성을 고려하지 않고 개별적으로 설계되었기 때문에 이들을 조합하는 과정에서 설계 값들의 변경이 불가피 하였고 이러한 설계 값들의 변경은 시행착오나 엔지니어의 경험 값에 의존하였다.

본 논문에서는 UPS 인버터의 출력 L-C 저역필터의 설계에 대한 연구로 L-C 저역필터의 C값과 제어기의 등가시정수와의 관계로 부하전류에 대한 출력전압의 전달함수를 구하였다. 이러한 관계는 전력회로와 제어회로를 설계하는데 실제

* 正 會 員 : POSCON 技術研究所 · 工博

** 正 會 員 : 忠北大 工大 電氣 · 電子工學部 教授 · 工博

接受日字 : 2001年 3月 23日

最終完了 : 2001年 5月 21日

적인 도움을 줄 수 있을 뿐만 아니라 비선형 부하의 경우에 부하전류에 포함된 고조파가 출력전압에 얼마만한 크기로 영향을 줄 수 있는지 분석할 수 있게 도와줄 수 있다. 이러한 설계 절차를 플로차트를 통하여 보여주고 시뮬레이션과 실험을 통하여 타당성을 입증하였다.

2. 단상 PWM-VSI 시스템

그림 1은 단상 UPS 시스템에 사용되고있는 PWM-VSI의 전력회로를 보여주고 있다. 이와 같은 인버터 시스템은 선형, 비선형, 역률 부하와 같은 다양한 형태의 부하를 갖게되고 부하의 형태에 따라 부하전류가 달라지게 된다. 따라서 부하를 포함하여 전달함수를 표현하는 것은 어렵다. 그러나 LC 저역필터로 이루어지는 플랜트 자체는 선형성을 만족하므로 부하전류를 외란으로 취급하면 그림 2에 표현된 블록도와 같이 인버터 출력 전압과 부하 전류를 입력으로 하는 MISO (Multi Input Single Output) 시스템으로 표현이 가능하게 된다.




그림 1. 단상 PWM-VSI 시스템의 전력 회로도
Fig. 1 Power circuit of single phase PWM-VSI system




그림 2. 단상 PWM-VSI 시스템의 블록도
Fig. 2 Block diagram of single phase PWM-VSI system

그림 2의 블록도에 대한 입·출력 전달함수를 식 (1)과 같다.

$$V_c(s) = \frac{1}{L_f C_f s^2 + R_f C_f s + 1} V_a(s) - \frac{L_f s + R_f}{L_f C_f s^2 + R_f C_f s + 1} I_o(s) \quad (1)$$

식 (1)의 두 입력에 따른 출력전압의 고조파 성분의 크기를 계산하기 위해 $s = j\omega$ 를 대입한 주파수 전달함수를 구하면 식 (2)와 같이 표현된다.

$$V_c(j\omega) = \frac{1}{1 - L_f C_f \omega^2 + j R_f C_f \omega} V_a(j\omega) - \frac{j L_f \omega + R_f}{1 - L_f C_f \omega^2 + j R_f C_f \omega} I_o(j\omega) \quad (2)$$

식 (2)에서의 관심 고조파는 인버터 출력 전압의 스위칭 고조파와 3~15차의 저 차수 부하전류가 되고 이들 구간에서는 $|1 - L_f C_f \omega^2| \gg |R_f C_f \omega|$ 의 관계가 성립하게 된다. 따라서 식 (2)는 분모 허수항을 무시하고 식(3)과 같이 간략화 될 수 있다.

$$V_c(j\omega) = \frac{1}{1 - L_f C_f \omega^2} V_a(j\omega) - j \frac{L_f \omega}{1 - L_f C_f \omega^2} I_o(j\omega) \quad (3)$$

식 (3)으로부터 필터 출력전압에 포함된 고조파의 크기는 인버터 출력전압의 고조파를 입력으로 하여 얻어진 결과와 부하전류의 고조파를 입력으로 하여 얻어진 결과의 벡터 합으로 계산됨을 알 수 있다.

지금까지 연구된 출력필터설계 방식들의 대부분은 정상상태 조건에서 식 (3)의 부하 전류에 관여하는 허수항의 전달함수를 무시하고 실수항만의 전달함수를 이용하여 인버터 출력전압의 가장 우세한 스위칭 고조파를 원하는 값으로 저감시키도록 LC 저역필터의 차단주파수를 선정한 후 각 필터 구성요소들의 무효전력 합으로 정의된 cost 함수를 도입하여 이를 최소화하는 L_f 와 C_f 값을 선정하는 방식이었다. 이와 같은 L-C 필터설계 방식들은 선형 또는 역률 부하와 같이 부하전류에 기본파 성분만 존재하는 경우 두 기본파 입력에 대한 출력 전압의 벡터 합은 부하 전류의 크기에 따라서 위상만 달라질 뿐 벡터합의 크기에는 거의 변화가 없어 출력전압의 왜형에는 거의 영향을 주지 않아 지금까지 연구되어온 필터설계 방식들이 타당하였다. 그러나 3~15차의 저 차수의 고조파가 인버터 출력전압엔 존재하지 않고 부하전류에만 존재하는 비선형 부하의 경우 출력전압에 나타나는 저 차수 고조파는 식 (3)에서 실수 항에 의한 영향은 없고 허수항의 전달함수를 거친 부하전류의 저 차수 고조파가 그대로 출력전압에 영향을 주게되어 이들에 의한 출력전압의 왜형이 발생하게 된다. 따라서 식 (3)의 실수 항 전달함수만을 이용하는 기존 L-C 저역필터 설계방식들은 선형 또는 역률 부하에서는 출력전압의 THD에 대한 사양을 만족시킬 수 있을지라도 비선형 부하에서는 만족하지 못하게 된다. 그러므로 비선형 부하같이 부하전류에 3~15차의 저 차수 고조파가 존재하는 부하를 사용하고 있는 UPS용 인버터의 LC- 저역필터를 설계하고자 한다면 식 (3)의 실수부와 허수부 모두를 고려하여야만 한다.

식 (3)으로부터 필터의 동일한 차단주파수에서 필터의 L값을 적게 선택할수록 부하전류에 존재하는 고조파에 대한 출력전압의 영향이 적게 나타나 제어기의 부담이 감소되지만 C값의 증가로 인해 무효전력이 증가하여 인버터에 부담을 증가시키게 된다. 만일, L값을 크게 선택하면 C값이 적어져 무효전력이 감소하여 인버터 부담을 저감시킬 수 있으나 부하에 의한 출력 전압의 고조파 특성이 나빠지게 되어 제어기의 부담을 증가시키게 된다. 따라서 부채환 제어를 부착할 경우 제어기의 응답속도와 L과 C값의 상호 관계를 고려하여 출력필터를 설계하여야만 한다.

3. 제어기 응답속도와 고조파와의 관계

필터 설계시 적용한 제어기는 그림 3에서 보여주는 블록도

와 같이 IP 로 구성된 내부 전류제어기와 P 제어기로 구성된 외부 전압제어기를 갖는 2중 제어 루프를 사용하였다. 그림 3에 대한 입·출력 전달함수는 식 (4)와 같다.




그림 3. 제어기를 포함한 시스템 블록도
Fig. 3 System block diagram with controller

$$V_c(s) = \frac{K_i K_V}{\left(L_f C_f s^3 + (R_f + K_p) C_f s^2 + (1 + K_i C_f) s + K_i K_V \right)} V_c^*(s) - \frac{L_f s^2 + R_f s}{\left(L_f C_f s^3 + (R_f + K_p) C_f s^2 + (1 + K_i C_f) s + K_i K_V \right)} I_0(s) \quad (4)$$

제어기를 포함한 대부분 시스템의 입·출력 주파수 특성이 저역필터 특성을 갖도록 설계되므로 식 (4)로 표현된 전달함수의 $V_c(s)/V_c^*(s)$ 의 주파수 응답에 대한 이득은 통과대역 범위에서 0[dB]로 일정하게 유지된다. 그러므로 통과대역 범위에서 식 (4)의 분모는 전달함수 특성방정식의 최저차항 계수인 $a_0 (= K_i K_V)$ 로 대치할 수 있게 된다. 또한 출력 전압의 저 차수 고조파에 영향을 주는 비선형 부하전류의 고조파 대부분은 통과대역 범위(본 논문에서는 22차 이하로 설계되었음) 안에 존재하게 되므로 통과대역 범위에서의 식(4)의 전달함수는 식 (5)와 같이 간략하게 표현될 수 있다.

$$V_c(s) = \frac{K_i K_V}{K_i K_V} V_c^*(s) - \frac{L_f s^2 + R_f s}{K_i K_V} I_0(s) \quad (5)$$

만일 부궤환 제어기를 첨가하여 제어가 잘 이루어지고 있다면 인버터 출력전압 V_a 과형은 기본파 전압에 스위칭 고조파가 더해진 $V_{ai}(V_c^*) + V_{asf}$ 로 구성되고 V_{asf} 는 통과대역 범위밖에 존재하기 때문에 통과대역 범위 안에서 인버터 출력전압의 고조파가 출력전압에 미치는 영향은 제어기와 무관하게 LC 저역필터의 차단주파수에 의해서만 결정된다. 따라서 식 (5)의 전달함수에서 $V_c^*(s)$ 의 항은 제어기에 상관없이 식 (3)의 실수 항으로 대치될 수 있다. 이를 적용하여 제어기를 포함한 통과대역 범위 안에서의 주파수 전달함수를 구하면 식 (6)과 같이 표현될 수 있다.

$$V_c(s) = V_{ai}(s) - \frac{L_f s^2 + R_f s}{K_i K_V} I_0(s) \quad (6)$$

식 (6)으로부터 부궤환 제어를 사용하여 우변 두 번째항인 부하전류의 고조파 크기와 계수의 곱이 원하는 값으로 된다면 출력전압의 THD를 사양대로 얻을 수 있게된다. 따라서 $R_f(s)$ 를 무시하고 $s = j\omega_0$ 를 대입하여 부궤환 제어기와 필터와의 관계를 식 (7)과 같이 얻을 수 있다.

$$\frac{V_c(j\omega_0)}{I_0(j\omega_0)} = \frac{L_f n^2 \omega_0^2}{K_i K_V} = \frac{L_f n^2 \omega_0^2}{a_0} \quad (7)$$

여기서 ω_0 는 기본 파의 각주파수를 의미하고 n 은 고조파 차수를 의미한다.

CDM 설계 방식은 시스템 특성방정식을 안정도 지수(γ_i)와 시스템 등가시정수(τ)로 표현하는 방식으로 안정도 지수를 Mnabe 표준형인 $\gamma_1 = 2.5$, $\gamma_2 = 2$ 적용함으로써 초과가 발생하지 않는 강인한 제어기를 설계할 수 있다.[7] 식 (8)은 시스템 특성방정식의 3차를 예로 들어 CDM 방식으로 표현하였다.

$$G(s) = \frac{1}{a_3 s^3 + a_2 s^2 + a_1 s + a_0} = \frac{1}{\frac{a_0 \tau^3}{\gamma_2 \gamma_1^2} s^3 + \frac{a_0 \tau^2}{\gamma_1} s^2 + a_0 \tau s + a_0} \quad (8)$$

식 (4)의 제어기를 포함한 시스템 특성방정식은 3차로 이루어져 있으므로 식 (4)와 식 (8)의 특성방정식을 비교하면 식 (9)와 같이 특성방정식 계수들은 서로 대응 관계를 갖게 된다.

$$P(s) = L_f C_f s^3 + (R_f + K_p) C_f s^2 + (1 + K_i C_f) s + K_i K_V = \frac{a_0 \tau^3}{\gamma_2 \gamma_1^2} s^3 + \frac{a_0 \tau^2}{\gamma_1} s^2 + a_0 \tau s + a_0 = a_3 s^3 + a_2 s^2 + a_1 s + a_0 \quad (9)$$

식 (9)를 통하여 a_3 계수를 a_0 에 대하여 정리하면 식 (10)과 같이 된다.

$$a_3 = \frac{a_0 \tau^3}{\gamma_2 \gamma_1^2} = L_f C_f \Rightarrow a_0 = \frac{\gamma_2 \gamma_1^2 L_f C_f}{\tau^3} \quad (10)$$

식 (10)에서 구해진 a_0 를 식 (7)에 대입함으로써 통과대역 범위 내에서 부하전류에 대한 필터 출력전압의 주파수 전달함수를 식 (11)과 같이 제어기를 부착한 인버터 시스템의 시스템 등가 시정수 τ 와 LC 저역필터의 C_f 값과의 관계를 얻을 수 있게 된다.

$$\frac{V_c(j\omega_0)}{I_0(j\omega_0)} = \frac{L_f n^2 \omega_0^2}{\frac{\gamma_2 \gamma_1^2 L_f C_f}{\tau^3}} = \frac{n^2 \omega_0^2}{\gamma_2 \gamma_1^2} \frac{\tau^3}{C_f} \quad (11)$$

식 (11)로부터 부하전류에 의한 출력전압의 THD를 원하는 값으로 시스템 등가시정수와 필터 커패시터 값 그리고 안정도 지수를 조절함으로써 제어기를 고려하여 출력 LC 필터를 설계할 수 있게 된다. 또한 이들의 값이 결정되면 설계된 제어기의 이득을 식 (9)를 통하여 동시에 얻을 수 있게 된다.

4. 출력 필터 및 제어기 설계

출력 필터 및 제어기 설계의 진행순서는 아래와 같다.

- 1) 출력 사양과 진행에 필요한 가정을 수립




그림 4. 출력필터와 제어기 설계 절차에 대한 순서도
 Fig. 4 Flowchart of output filter and controller design procedure

- 2) 출력 필터 및 제어기 설계 절차를 설정한다.
- 3) 설정된 방법에 따라 이론적으로 전개한다.
- 4) 필터설계의 예를 제시하고 시뮬레이션과 실험을 통하여 이론의 타당성을 검증한다.

4.1 필터설계 사양과 가정

필터설계의 사양과 가정은 아래와 같다.

사양

- 1) DC Link 전압은 $\pm 10[\%]$ 의 변동을 허용한다.
- 2) 허용된 DC 전압변동 하에서 각 고조파의 크기는 $3[\%]$ 이하로 하고 출력전압 THD는 $5[\%]$ 이하로 한다.
- 3) 부하의 역률은 $0.8\sim 1$ 사이를 허용한다.

- 4) 비선형 부하는 커패시터 입력형 정류기 부하로 CF는 3으로 한다.

가정

- 1) 필터의 입력 전압은 이상적인 정현파 PWM-VSI의 출력파형이며 필터에서의 손실은 없다.
- 2) 변조율(Modulation Index; m_f)이 낮으면 THD가 증가하므로 부하변동시 제어기 출력의 크기를 고려하여 정상 상태 정격 저항부하시 m_f 는 0.7로 한다.
- 3) 필터 출력측 정격전압과 정격부하전류의 기본파 실효치 크기를 각각 '1.0' p.u로 한다.
- 4) 필터의 비용은 필터의 리액티브 용량에 비례한다.
- 5) 스위칭시 deadtime은 존재하지 않는다.

4.2 출력 필터 분석과 설계방법

그림 4는 본 논문에서 진행한 출력필터와 제어기 이득을 선정하기 위한 분석과 설계에 대한 순서도를 보여준다.

4.3 필터 및 제어기 설계

4.3.1 입력전압 및 비선형 부하전류의 고조파 분석

이상적인 정현파 PWM-VSI의 출력 전압을 필터 입력전압이라 하면 DC 전압과 스위칭 함수의 곱으로 식 (12)와 같이 표현할 수 있다

$$V_{inv}(wt) = V_{dc} \cdot S(wt) \tag{12}$$

$$= V_{dc} m_f \sin(w_0 t) + V_{dc} \sum_{n=d}^{\infty} A_n \sin(nw_0 t)$$

여기서 A_n 은 $S(wt)$ 의 n 파 고조파 성분의 진폭을 의미하고 w_0 는 인버터 출력의 기본 주파수이며 d 는 $S(wt)$ 의 고조파 성분의 차수를 나타낸다. 식 (12)에서 기본파와 고조파 전압의 크기를 V_{dc} 로 정규화한 푸리에 계수는 표 1과 같다.

표 1. V_n/V_{dc} 로 정규화된 푸리에 계수들
Table 1. Normalized fourier coefficients V_n/V_{dc}

Order \ m_f	1	0.9	0.8	0.7
1	1.00	0.90	0.80	0.70
F_{sw}	0.60	0.71	0.82	0.92
$F_{sw \pm 2}$	0.32	0.27	0.22	0.17

이상적인 정현파 전압원에 CF가 3이 되도록 커패시터 입력형 정류기 부하를 설정하여 ACSL을 이용한 시뮬레이션을 수행한 후 부하전류를 기본파 전류로 정규한 고조파값을 표 2에 표현하였다.

표 2. I_n/I_1 로 정규화된 푸리에 계수들
Table 2. Normalized fourier coefficients I_n/I_1

Order	1	3	5	7	9	11	13	15
Magnitude	1.00	0.73	0.35	0.07	0.04	0.02	0.01	0.01

4.3.2 차단주파수 선정

제어기를 고려하지 않은 식 (3)의 전달함수로부터 부하전류를 '0'으로 하고 인버터 출력전압만을 고려하여 식 (13)과 같이 고조파 전달함수를 구한다.

$$V_c(jw) = \frac{1}{1 - L_f C_f w^2} V_a(jw) = \frac{1}{\left| n^2 \frac{X_L}{X_C} - 1 \right|} V_a(jw) \tag{13}$$

인버터 출력전압이 이상적인 정현파 PWM-VSI란 가정하에 가장 우세한 스위칭 고조파를 LC 저역필터에 의하여 3[%] 이하로 감소되도록 식 (13)을 식 (14)와 같이 변경하여 차단 주파수를 선정한다.

여기서 V_n 은 가장 우세한 스위칭 고조파 전압 pu 크기이다.

$$\left| \frac{V_c(jw)}{V_a(jw)} \right| = \frac{1}{n^2 \frac{X_L}{X_C} - 1} \leq \frac{0.03}{V_n}$$

$$\Rightarrow 33V_n + 1 \leq n^2 \frac{X_L}{X_C} \tag{14}$$

$$\Rightarrow \frac{33V_n + 1}{n^2} \leq \frac{X_L}{X_C}$$

4.3.3 Cost 함수를 이용한 C 최소화 및 범위 설정

Cost 함수를 식 (15)와 같이 정의하고 함수값이 최소가 되는 C값의 한계를 설정한다. 이때 cost는 인덕터가 커패시터 용량의 2배로 계산한다.

$$C_{Cost} = \frac{2KVAL + KVAC}{\sum_{n=1, odd} |V_{on}| |I_{on}|} \tag{15}$$

여기서,

$$KVAL = \sum_{n=1, odd} |I_{in}|^2 X_{Ln}$$

$$KVAC = \sum_{n=1, odd} \frac{|V_{on}|^2}{X_{Cn}}$$

4.3.4 시스템 등가 시정수와 C값 선정

식 (3)의 전달함수로부터 인버터 출력을 '0'으로 하고 부하전류의 고조파만을 고려하여 새롭게 얻은 식 (7)을 식 (16)과 같이 커패시터에 대한 임피던스로 변경하여 5 고조파를 출력전압의 기본파 크기에 1[%]가 되도록 커패시터값의 범위를 고려하여 커패시터와 시정수를 계산한다. 이때 부하전류 입력크기는 필터 출력 기본파 전압의 크기로 표준화 시켜 계산한다.

$$\left| \frac{V_c(jw)}{i_0(jw)} \right| = \frac{n^2 w_0^2 r^3}{12.5 C_f} = \frac{n^2 w_0^2 r^3 X_C}{12.5} \leq \frac{0.01}{I_{on}} \tag{16}$$

$$X_C \leq \frac{0.125}{n^2 w_0^3 I_{on}} \frac{1}{r^3}$$

4.3.5 제어기 이득 설정

4.3.4절까지의 전개를 통하여 얻어진 안정도지수, 시스템 등가 시정수 그리고 필터 커패시터와 인덕터 값을 이용하여 식 (9)로부터 제어기의 이득값을 선정한다.

4.3.6 출력전압의 THD 계산

구해진 제어기의 이득과 필터값들을 대입하여 아래식과 같이 출력전압의 THD를 계산한다.

$$V_{CINV}(n) = \frac{1}{\sqrt{(1 - n^2 L_f C_f w_0^2)^2 + (n R_f C_f w_0)^2}} V_{INV}(n) \tag{17}$$

$$V_C(n) = \frac{\sqrt{(n^2 L_f w_0^2)^2 + (n R_f w_0)^2}}{\sqrt{(a_0 - n^2 a_2 w^2)^2 + (n a_1 w_0 - n^3 a_3 w_0^3)^2}} i_0(n) \tag{18}$$

$$V_C(n) = \sqrt{V_{CINV}(n)^2 + V_C(n)^2} \tag{19}$$

$$THD = \frac{\sqrt{\sum_{n=3, odd} V_C(n)^2}}{V_C(1)} \tag{20}$$

여기서

$$a_0 = K_i K_v, \quad a_1 = 1 + K_i C_f$$

$$a_2 = (R_f + K_p) C_f, \quad a_3 = L_f C_f$$

계산된 THD가 선형 부하시 5[%]를 초과하면 4.3.22절에서 언급한 3[%]를 감소시키고 차단 주파수를 다시 계산한 후 순서대로 재 진행한다. 만일 선형 부하시 THD가 5[%]를 만족하고 비선형 부하시 THD가 5[%]를 초과하면 5.4절에서 언급한 1[%]를 감소시키고 L_f 와 C_f 값을 재 선정한다. 선형, 비선형 부하시 모두 THD가 5[%] 이하를 만족하면 설계를 끝마치고 다음을 진행한다.

4.3.7 DC Link 전압 선정

동일한 필터 입력전압에서 부하가 0.8 지상일 때 필터의 출력전압이 가장 적으므로 이 때를 기준으로 DC 전압을 선정하면 정격 저항부하시 m_f 가 감소하게 되어 출력전압의 THD가 증가하므로 정격 저항부하일 경우를 기준으로 DC 전압을 선정한다. 인덕터의 내부저항을 고려하여 커패시터와 인덕터와 인덕터 내부저항 각각의 기본과 전압의 합으로 필터의 입력전압을 결정하고 이를 부하변동시 제어기 출력의 변동량이 리미트에 걸리지 않도록 고려하여 m_f 를 설정하고 이를 나누어줌으로써 DC 전압을 선정한다. 이를 식 (17)에 나타내었다.

$$V_{dc} = \frac{\sqrt{2}|V_{in}|}{m_f} \quad (21)$$

$$= \frac{\sqrt{2} \cdot \sqrt{\left(1 - \frac{X_L}{X_c} + R_f\right)^2 + \left(X_L - \frac{R_f}{X_c}\right)^2}}{m_f}$$

5. 시뮬레이션 및 실험결과

4절에서 언급한 필터설계의 절차에 따라 인버터 출력 LC 필터를 설계하고 CDM에 의한 방법으로 제어기의 이득을 선정한 후 설계된 값들을 적용하여 ACSL을 가지고 시뮬레이션 및 실험을 수행하였다. 시뮬레이션 및 실험을 위한 시스템 및 제어기 파라메타는 표 3과 4와 같다.

표 3. 시뮬레이션 및 실험을 위한 시스템 정수
Table 3. System parameter of simulation and experiment.

power	1.8[kva]
Voltage	150[Vrms]
Current	12[Arms]
Switching frequency	9.54[khz]
Resistor load	R = 12.5[Ω]
0.8 lagging load	R = 10[Ω], L = 20[mH]
Rectifier load	CF = 3

그림 5는 무부하시의 필터 출력 커패시터 전압과 부하전류 그리고 필터 출력 커패시터 전압의 THD 파형을 보여주고

표 4. 시뮬레이션 및 실험을 위한 필터 및 제어기 정수
Table 4. Filter and controller parameter of simulation and experiment.

Parameter	Value
Filter inductance(L_f)	250[uH]
Filter inductor ESR(R_f)	0.08[Ω]
Filter capacitance(C_f)	60[uF]
System equivalent time constant(τ)	390[us]
K_p	0.142
K_i	1218.000
K_c	3.411

있다.

시뮬레이션 결과 무부하 조건에서 THD는 약 2.5[%]로 나타났고 그림 6의 정격 저항부하는 무부하시와 유사한 THD가 약 2.6[%]로 나타남을 알 수 있다. 그림 7은 CF가 3인 커패시터 입력형 정류기 부하시의 시뮬레이션 결과를 보여준다. 그림으로부터 알 수 있듯이 비선형 부하에서도 THD가 약 3.3[%]로 나타남을 알 수 있다. 따라서 모든 부하조건에서 출력전압의 THD가 5[%]이하로 UPS용 인버터의 출력전압 THD 사양을 만족하고 있음을 알 수 있다. 또한 시뮬레이션결과와 출력전압 고조파 파형을 보면 159차의 스위칭 고조파는 식 (14)에 근거하여 기본의 크기에 비해 약 3[%] 정도이고 비선형 부하시 5차 고조파는 식 (16)에 의거하여 약 1[%]로 나타남을 알 수 있다.

그림 8은 무부하시, 그림 9는 정격 저항부하시, 그리고 그림 10은 CF가 약 3인 커패시터 입력형 정류기 부하시의 실험 파형을 보여주고 있다. 필터 출력전압은 100[V]/div, 부하전류는 10[A]/div, 그리고 THD 파형은 4[V]/div로 되어있다.




그림 5. 무부하시의 시뮬레이션 결과
Fig 5. Simulation results under no load




그림 6. 정격 저항부하시의 시뮬레이션 결과
Fig 6. Simulation results under resistive load




그림 7. CF=3인 정류기 부하시의 시뮬레이션 결과
Fig 7. Simulation results under rectifier load with CF=3

모든 실험 파형은 시뮬레이션과 유사함을 알 수 있고 모든 부하에서의 출력전압 THD는 5[%] 이하로써 사양을 만족하고 있음을 알 수 있다.

실험에서의 출력전압 THD가 1.2[%]로 시뮬레이션 보다 작게 나타나 있다. 이유는 실험에서 보여주는 THD 파형은 LeCroy사의 오실로스코프를 이용하여 측정한 파형이고 THD

값은 BMI사의 3030A Power Profiler를 이용하여 측정한 값을 적어 놓은 것이다. Power Profiler의 THD는 50차까지의 고조파만을 측정하기 때문에 159차의 스위칭 고조파는 THD 계산에 생략되어 있어 시뮬레이션의 결과와 비교할 때 THD 값이 적게 나타났다. 그러나 출력전압의 THD 고조파별 크기는 시뮬레이션과 실험을 비교할 때 유사함을 알 수 있다. 또한 실험 파형에서 15~21차의 고조파가 증폭되어 나타나는 것은 실험시 부하전류의 크기에 비례하여 증가하는 스위칭 노이즈가 제어보드에 큰 영향을 주어 발생한 것으로 판단된다. 이는 제어보드의 노이즈에 대한 내량을 증가시킴으로써 해결될 것으로 생각된다.




그림 8. 무부하시의 실험결과
Fig 8. Experimental results under no load




그림 9. 정격 저항부하시의 실험결과
Fig 9. Experimental results under resistive load




그림 10. CF=3인 정류기 부하시의 실험결과
Fig 10. Experimental results under rectifier load with CF=3

6. 결 론

본 논문에서는 제어기를 포함한 단상 PWM-VSI의 출력 필터와 제어기 설계에 대한 연구를 수행하였다. 제어기와 필터의 상호 연관성에 대한 고려로 CDM제어 설계방법을 이용하여 정의된 부궤환 제어기를 포함한 전체 시스템 등가 시정수(τ)와 LC 저역필터의 커패시터값(C_f)과의 상관관계를 이론적으로 규명하여 CVCF 특성을 갖는 UPS용 인버터를 설계하였다. 이러한 연구 결과는 다음과 같은 장점을 제시할 수 있다.

- 1) 원하는 사양의 출력전압 THD를 만족하는 AC 전원장치 인버터 시스템의 LC 저역필터와 첨부된 제어기의 이득을 동시에 설계할 수 있다.
- 2) 인버터 시스템 설계시 시행착오나 엔지니어의 경험에 의존하던 것을 분석적으로 해석함으로써 시행착오 없이 빠른 시간 내 원하는 출력 사양을 만족시킬 수 있는 시스템 설계가 가능하다.
- 3) 부하전류의 저 차 고조파에 대한 시스템 응답속도의 부담을 LC 저역필터와 제어기 설계시 이들의 성능에 맞게 배분해 줌으로써 부궤환 제어에만 치중하던 기존의 시스템 설계보다 안정도가 향상되어 전체 시스템이 강인해진다.
- 4) 부하전류에 따른 출력전압 왜형률을 이들의 상관관계로부터 계산될 수 있으며 비선형 부하시 출력전압 왜형률의 크기가 얼마나 되는지 분석도 가능하다.
- 5) CVCF 기능을 갖는 인버터 시스템에 APF와 같은 새로운 기능을 첨가하는 경우에 두 기능의 특성을 배분하기 위한 전력과 제어회로의 적용에 훨씬 더 효과적인 수 있다.

제안된 모든 방법은 p.u 단위를 도입함으로써 용량의 가변에도 적용 가능하도록 하였다. 또한 제안된 방법을 이론적인 분석과 ACSL을 이용한 시뮬레이션과 실험을 통하여 타당성을 입증하였다.

7. 필터설계 예시

- ▶ 정격전압 : 1상 150[V]/60[Hz]
- ▶ 정격출력 : 1.8[kva]
- ▶ 스위칭 주파수 : 9.54[khz]
- ▶ 인덕터 내부저항 : 0.08[Ω]
- ▶ 시스템 등가시정수(τ) : 390[us]
- ▶ 정상상태 m_f : 0.7
- ▶ 1 p.u 전압 : 150[V]
- ▶ 1 p.u 전류 : 136.36[A]
- ▶ 1 p.u 임피던스 : $\frac{150}{12} = 12.5[\Omega]$
- ▶ 1 p.u 인덕터스 : $\frac{12.5}{377} = 33.2[mH]$
- ▶ 1 p.u 커패시턴스 : $\frac{1}{12.5 \times 377} = 213[\mu F]$
- ▶ 1 p.u 인덕터 저항 : $\frac{0.08}{12.5} = 0.0064[p.u]$
- ▶ 차단 주파수
스위칭 주파수가 9.54[khz](기본파의 159차) 이므로 식 (14)에 의하여

$$\frac{X_L}{X_C} \geq 1.756 \times 10^{-3}$$

▶ X_C 값의 최소값 및 범위 설정

식 (15)의 cost 함수를 적용하여 X_C 의 사용가능 범위에서의 최솟값을 계산하면

$$X_C \leq 64 [p.u]$$

▶ 시스템 등가 시정수와 커패시터값 선정

인버터 스위칭 주파수와 시스템의 안정도를 고려하여 경험치에 의해 정의된 시스템 등가 시정수를 대입하여 식 (16)으로부터 X_C 를 계산한다.

$$X_C = 4.197 [p.u]$$

X_C 값이 64[p.u]보다 적은 범위에 존재하므로 적용 가능하다. 따라서 식 (14)를 통하여 선택된 차단주파수로부터 X_L 값을 아래와 같이 계산한다.

$$X_L = 1.756 \times 10^{-3} X_C = (1.756 \times 10^{-3}) \times 4.197 = 0.00737$$

따라서

$$C_f = \frac{1 \text{ pu 커패시턴스}}{X_C} = \frac{213}{4.197} = 50.75[\mu F]$$

$$L_f = 1 \text{ pu 인덕턴스} \times X_L = 33.2 \times 0.00737 = 245[\mu H]$$

▶ 제어기 이득 선정

앞에서 구해진 커패시터와 인덕터 값을 고려하여 구하기 쉬운 표준 품을 사용하기 위해 $C_f = 60[\mu F]$, $L_f = 250[\mu H]$ 를 사용하여 식 (9)를 이용하여 이득을 선정한다.

$$a_0 = \frac{L_f C_f \gamma_2 \gamma_1^2}{r^3} \cong 3.125$$

$$K_p = \frac{a_0 r^2}{C_f \gamma_1} - R_f \cong 3.125$$

$$K_i = \frac{a_0 r - 1}{C_f} \cong 3879$$

$$K_v = \frac{a_0}{K_i} \cong 0.815$$

▶ THD의 계산

앞에서 계산된 값들을 대입한 후 수치해석 프로그램을 이용하여 식 (17)~(20)을 이용하여 THD를 계산한다.

- 선형 부하시 : THD = 3.1[%]
- 비선형 부하시 : THD = 3.4[%]

따라서 선형, 비선형 부하시 모두 THD=5[%] 이하를 만족하고 있으므로 설계를 끝마친다.

▶ V_{dc} 전압 산정

식 (17)을 이용하여 DC Link 전압을 산정하면 2.03[p.u]가 된다. 따라서

$$V_{dc} = 150 \times 2.03 = 304.5[V]$$

참 고 문 헌

- [1] 최재호, "전력품질 장애와 대책," 전력전자 학회지, vol. 5, no. 1, pp. 13-18, 2000.
- [2] 유병우, 이상훈, 김병진, 김재식, 최재호, 김말수, 김민규, 최창호, "낮은 THD를 가지는 3상 UPS용 인버터의 이중제어기법," 대한전기학회논문집, vol. 47, no. 8, pp. 1176-1181, 1998.
- [3] A. Kusco and D. Galler, "Output Impedance of PWM UPS Inverter- Feedback VS. Filters," in Conf. Rec. IEEE PESC'90, pp. 1044-1048, 1990.
- [4] J. Kim and J. Choi, "Output Filter Design of Voltage Source Inverter Considering the Performance of Controller," in Conf. Rec. IEEE PowerCon' 2000, pp. 1659-1664, 2000.
- [5] M. Boost and P. Ziogas, "Towards a Zero-Output Impedance UPS system," IEEE Trans. Ind. Appl., vol. 25, no. 3, pp. 408-418, 1989.
- [6] S. B. Dewan and P. D. Ziogas, "Optimum Filter Design for a Single-Phase Solid-State UPS System", IEEE Trans. Ind. Appl., vol. IA-15, no. 6, pp. 664-669, 1979.
- [7] S. Manabe, "Coefficient Diagram Method," Proc. of 14th IFAC Symposium on Automatic Control in Aerospace, pp. 199-210, seoul, 1998. 8.

저 자 소 개



김재식 (金載植)
 1965년 3월 20일 생. 1991년 충북대 전기공학
 학과 졸업. 1993년 동 대학원 졸업(석사).
 2001년 동 대학원 졸업(박사). 1993년~
 1997년, 2001년~현재 (주)포스콘 근무
 Tel : 02-3290-4460, Fax : 02-925-1812
 E-mail : jskim@poscon.co.kr



최재호 (崔載昊)
 1955년 9월 27일 생. 1979년 서울대 전기공
 학과 졸업. 1981년 동 대학원 졸업(석사).
 1989년 동 대학원 졸업(박사). 1981~1983년
 중경공업전문대학 전자과 전임강사. 1893년
 ~1999년 현재 충북대 공과대학 전기전자공
 학부 교수. 1993년~1994년, 1997년~1998년 University of
 Toronto (Visiting Professor)
 Tel : 043-261-2425, Fax : 043-276-7217
 E-mail : choi@power.chungbuk.ac.kr



이상훈 (李尙勳)
 1969년 7월 13일 생. 1994년 충북대 전기공
 학과 졸업. 1997년 동 대학원 졸업(석사).
 2001년 동 대학원 졸업(박사). 2001년~현
 재 (주)포스콘 근무
 Tel : 02-3290-4467, Fax : 02-925-1812
 E-mail : shlee@poscon.co.kr