Journal of the Institute of Electronics Engineers of Korea SD (대한전자공학회논문지SD)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

70nm NMOSFET Fabrication with Ultra-shallow $n^{+}-{p}$ Junctions Using Low Energy $As_{2}^{+}$ Implantations

낮은 에너지의 $As_{2}^{+}$ 이온 주입을 이용한 얕은 $n^{+}-{p}$ 접합을 가진 70nm NMOSFET의 제작

  • 최병용 (서울대학교 반도체 공동 연구소, 전기공학부) ;
  • 성석강 (서울대학교 반도체 공동 연구소, 전기공학부) ;
  • 이종덕 (서울대학교 반도체 공동 연구소, 전기공학부) ;
  • 박병국 (서울대학교 반도체 공동 연구소, 전기공학부)
  • Published : 2001.02.01
Download PDF
⟨ Previous Next ⟩

Abstract

Nano-scale gate length MOSFET devices require extremely shallow source/drain eftension region with junction depth of 20∼30nm. In this work, 20nm $n^{+}$-p junctions that are realized by using this $As_{2}^{+}$ low energy ($\leq$10keV) implantation show the lower sheet resistance of the $1.0k\Omega$/$\square$ after rapid thermal annealing process. The $As_{2}^{+}$ implantation and RTA process make it possible to fabricate the nano-scale NMOSFET of gate length of 70nm. $As_{2}^{+}$ 5 keV NMOSFET shows a small threshold voltage roll-off of 60mV and a DIBL effect of 87.2mV at 100nm gate length devices. The electrical characteristics of the fabricated devices with the heavily doped and abrupt $n^{+}$-p junctions ($N_{D}$〉$10^{20}$$cm^{-3}$, $X_{j}$$\leq$20nm) suggest the feasibility of the nano-scale NMOSFET device fabrication using the $As_{2}^{+}$ low energy ion implantation.

Nano-scale의 게이트 길이를 가지는 MOSFET소자는 접합 깊이가 20∼30㎚정도로 매우 얕은 소스/드레인 확장 영역을 필요로 한다. 본 연구에서는 As₂/sup +/ 이온의 10keV이하의 낮은 에너지 이온 주입과 RTA(rapid thermal annealing)공정을 적용하여 20㎚이하의 얕은 접합 깊이와 1.O㏀/□ 이하의 낮은 면저항 값을 가지는 n/sup +/-p접합을 구현 하였다. 이렇게 형성된 n/sup +/-p 접합을 nano-scale MOSFET소자 제작에 적용 시켜서 70㎚의 게이트 길이를 가지는 NMOSFET을 제작하였다. 소스/드레인 확장 영역을 As₂/sup +/ 5keV의 이온 주입으로 형성한 100㎚의 게이트 길이를 가지는 NMOSFET의 경우, 60mV의 낮은 V/sub T/(문턱 전압감소) 와 87.2㎷의 DIBL (drain induced barrier lowering) 특성을 확인하였다. 10/sup 20/㎝/sup -3/이상의 도핑 농도를 가진 abrupt한 20㎚급의 얕은 접합, 그리고 이러한 접합이 적용된 NMOSFET소자의 전기적 특성들은 As₂/sup +/의 낮은 에너지의 이온 주입 기술이 nano-scale NMOSFET소자 제작에 적용될 수 있다는 것을 제시한다.

Keywords

References

  1. The International Technology Roadmap for Semiconductors, Semiconductor Industry Association, 1999
  2. A. Hori, H. Nakaoka, H. Umimoto, K. Yamashita, M. Takase, N. Shimizu, B. Mizuno, and S. Odanaka, 'A $0.05{\mu}m$-CMOS with Ultra Shallow Source/Drain Junctions Fabricated by 5keV Ion Implantation and Rapid Thermal Annealing,' IntI. Electron Devices Meeting Tech Digest, p. 485, 1994
  3. Mizuki Ono, Masanobu Saito, Takashi Yoshitomi, Claudio Fiegna, Tatsuya Ohguro, and Hiroshi Iwai, 'A 40nm Gate Length n-MOSFET,' IEEE Trans. on Electron Devices, Vol. 42, No. 10, p. 1822, 1995 https://doi.org/10.1109/16.464413
  4. M. Saito, T. Yoshitomi, M. Ono, Y. Akasaka, H. Nii, S. Matsuda, H. S. Momose, Y. Katumata, Y. Ushiku, and H. Iwai, 'An SPDD p-MOSFET structure suitable for 0.1 and sub 0.1micron channel length and its electrical characteristics,' Intl. Electron Devices Meeting Tech Digest, p. 8m, 1992
  5. B. Mizuno, M. Takase, I. Nakayama, and M. Ogura, 'Plasma Doping of Boron for Fabricating the Surface Channel Sub-quarter micron PMOSFET,' Symp. on VLSI Tech., p. 66, 1996
  6. K. Goto, J. Matsuo, T. Sugii, H. Minakata, I. Yamada, and T. Hisatsugu, 'Novel Shallow Junction Technology using Decaborane $(B_{10}H_{14})$,' Intl. Electron Devices Meeting Tech Digest, p. 435, 1996
  7. B. G. Park, J. Bokor, H. S. Luftman, C. S. Rafferty, M. R. Pinto, 'Ultra Shallow Junctions for ULSI Using $As_2^+$ Implantation and Rapid Thermal Anneal,' IEEE Electron Device Lett., Vol. 13, No. 10, p. 507, 1992
  8. B. Y. Choi, J. H. Nam, J. D. Lee, and B. G. Park, 'Sub $0.1{\mu}m$ NMOSFET with 12nm $n^+$-p Junction Using $AS_2^+$ 5keV Ion Implantation,' The 7th Korean Conference on Semiconductors, p. 63, 2000
  9. S. K. Sung, Y. J. Choi, J. D. Lee, and B. G. Park, 'Realization of Ultra-Fine Lines Using Sidewall Structures and Their Application to nMOSFETs,' J. of the Korean Phys. Society, Vol. 35, p. S693, 1999
  10. J. J. Liou, A. Ortiz-Conde, and F. GarciaSanchez, 'Analysis and Design of MOSFETs: Modeling, Simulation, and Parameter Extraction,' Kluwer Academic Publishers, Chap. 4, p. 206, 1998
  11. N. Arora, 'MOSFET MOOels for VLSI Circuit Simulation-Theory and Practice,' Springer-Verlag/Wien, Chap. 3, p. 108, 1993