Journal of KIISE:Computer Systems and Theory (한국정보과학회논문지:시스템및이론)

Korean Institute of Information Scientists and Engineers (한국정보과학회)
권호 표지

An Efficient Partial Isolation Ring Technique for SOC Testing

SOC 테스팅을 위한 효율적인 부분 분리 링

  • 김문준 (숭실대학교 컴퓨터학과) ;
  • 이영균 (숭실대학교 컴퓨터학과) ;
  • 김석윤 (숭실대학교 컴퓨터학과) ;
  • 장훈 (숭실대학교 컴퓨터학과)
  • Published : 2001.10.01
Download PDF
⟨ Previous Next ⟩

Abstract

Testing a core-based designed chip requires a full isolation ring to provide fro core test data access to each core. A partial isolation ring replaces the full isolation ring reducing total isolation ring size surrounding. This paper proposes an efficient method to reduce the size of the partial isolation ring and shorten the time to acquire the final solution. For this, a reasonable ordering technique according to testability is introduced and a sorting technique is adopted to reduce the total solution time. Experimental results show that the proposed method can be useful in practice.

코이를 기초로 설계된 칩을 테스팅 하기 위해서는 각 코어로의 테스트 데이터 접근을 위해 완전히 분리 링 필요하다. 부분 분리 링은 코어를 둘러싸고 있는 분리 링의 크기를 줄이고 분리 링으로써의 역할을 모두 수행한다. 본 논문에서는 기존의 방법들보다 부분 분리 링의 크기를 더욱 작게 하고 해법을 찾는 데 걸리는 시간보다 줄일수 있는 효율적인 방법을 제시한다. 이를 위해 테스트 가능도에 기반을 둔 효율적인 순위 결정 기법을 적용하였으며 SOC 테스팅의 특성을 살린 정렬 기법을 적용하였다. 실험결과에서 기존의 방법들보다 본 논문에 제시된 방법이 실제로 유용하다는 것을 보여준다.

Keywords

References

  1. Lee Whetsel, 'Addressable Test Ports An Approach to Testing Enbedded Cores,' Proc. International Test Conference, pp. 1055-1064, 1999 https://doi.org/10.1109/TEST.1999.805839
  2. Erik Jan Marinissen, Yervant Zorian, Rohit Kapur, Tony Taylor, Lee Whetsel, 'Towards a Sandard for Embedded Core Test : An Example,' Proc. International Test Conference, pp. 616-627, 1999 https://doi.org/10.1109/TEST.1999.805786
  3. Peter Harrod, 'Testing Reusable IP - A Case Study,' Proc. International Test Conference, pp. 493-498, 1999 https://doi.org/10.1109/TEST.1999.805772
  4. Rochit Rahsuman, 'Testing a System On a Chip with Embedded Microprocessor,' Proc. International Test Conference, pp. 499-508, 1999 https://doi.org/10.1109/TEST.1999.805773
  5. Immaneni V., and S. Raman, 'Direct Access Test Scheme Design of Block and Core Cells for Embedded ASICS,' Proc. Internatonal Test Conference, pp. 488-492, 1990 https://doi.org/10.1109/TEST.1990.114058
  6. Yervant Zorian, Erik Jan Marinissen, and Sujit Dey, 'Testing Embedded Core Based System Chips,' Proc. Internatonal Test Conference, pp. 130-243, 1998
  7. E. J. Marinissen, R. Arendsen, G. Bos, H. Dingemanse, M. Lousberg,and C. Wouters, 'A Structured and Scalable Mechanism for Test Access to Embedded Reusable Cores,' Proc. Internatonal Test Conference, pp. 284-293, 1998
  8. 'Preliminary Outline of the IEEE P1500 Scalable Architecture for Testing Embedded Cores,' Proc.VLSI Test Symposium, 1999
  9. IEEE P1500 General Working Group Website, 'IEEE P1500 Standards For Embedded Core Test,' http://grouper.ieee.org/groups/1500
  10. Nur A.Touba and Bahram Pouya, 'Testing Embedded Cores Using Partial Isolation Rings,' IEEE Design & Test of Computers, Vol. 14, No. 4, pp. 52-59, 1997
  11. Jongwook Park, Sang Hoon Shin, Sungju Park, 'A Partial Scan Design by Unifying Structural Analysis and Testobilities,' Journal of KISS(A) : Computer Systems and Theory, Vol. 26, No. 9, pp 1177-1184, September 1999
  12. L. H. Goldstein, 'Controllability / Observability Analysis of Digital Circuits,' IEEE Trans.on Circuits and Systems, Vol. 26, pp. 685-693, 1979 https://doi.org/10.1109/TCS.1979.1084687