한국통신학회논문지 (The Journal of Korean Institute of Communications and Information Sciences)

  • 제26권5B호
  • /
  • Pages.685-691
  • /
  • 2001
  • /
  • 1226-4717(pISSN)
  • /
  • 2287-3880(eISSN)
한국통신학회 (The Korean Institute of Commucations and Information Sciences)
권호 표지

부동 소수점 DSP 프로세서의 테스트 용이 설계

Design-for-Testability of The Floating-Point DSP Processor

  • 발행 : 2001.05.01
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

본 논문은 4단계 파이프 라인과 VLIW (Very Long Instruction Word) 구조를 갖는 FLOVA라는 DSP 프로세서의 테스트용이 설계 기법을 다룬다. Full-scan design, BIST(Built-In-Self-Test), IEEE 1149.1의 기법들이 플립플롭과 floaing point unit, 내장된 메모리, I/O cell 등에 각각 적용되었다. 이러한 기법들은 테스트 용이도의 관점에서 FLOVA의 구조에 적절하게 적용되었다. 본 논문에서는 이와 같이 FLOVA에 적용된 테스트 용이 설계의 특징들을 중심으로 상세하게 기술한다.

키워드