The KIPS Transactions:PartC (정보처리학회논문지C)

Korea Information Processing Society (한국정보처리학회)
권호 표지

Hardware Implementation of 128-bit Cipher Algorithm Using FPGA

FPGA를 이용한 128-비트 암호 알고리듬의 하드웨어 구현

  • 이건배 (경기대학교 전자,기계공학부 전자공학전공) ;
  • 이병욱 (경기대학교 대학원 전자공학과)
  • Published : 2001.06.01
Download PDF
⟨ Previous Next ⟩

Abstract

본 논문에서는 미국 국립표준기술연구소 차세대 표준 암호 알고리듬으로 선정한 Rijndael 암호 알고리듬과 안정성과 성능에서 인정을 받은 Twofish 암호 알고리듬을 ALTERA FPGA를 사용하여 하드웨어로 구현한다. 두가지 알고리듬에 대해 키스케쥴링과 인터페이스를 하드웨어에 포함시켜 구현한다. 알고리듬의 효율적인 동작을 위해 키스케쥴링을 포함하면서도 구현된 회로의 크기가 크게 증가하지 않으며, 데이터의 암호/복호화 처리 속도가 향상됨을 알 수 있다. 주어진 128-비트 대칭키에 대하여, 구현된 Rijndael 암호 알고리듬은 11개의 클럭 만에 키스케쥴링을 완료하며, 구현된 Twofish 암호 알고리듬은 21개의 클럭 만에 키스케쥴링을 완료한다. 128-비트 입력 데이터가 주어졌을 때, Rijndael의 경우, 10개의 클럭 만에 주어진 데이터의 암호/복호화를 수행하고, Twofish는 16개의 클럭 만에 암호/복호화를 수행한다. 또한, Rijndael은 336.8Mbps의 데이터 처리속도를 보이고, Twofish는 121.2Mbps의 성능을 보임을 알 수 있다.

Keywords

References

  1. National Institute Standards & Technology. (htttp://csrc.nist.gov/encryption/aes/)
  2. J. Daemen, V. Rijmen, 'AES Proposal: Rijndael,' (http://csrc.nist.gov/encryption/aes/)
  3. Bruce Schneier, John Kelsey, Doug Whiting, David Wagner, Chris Hall, Niels, 'Twofish : A 128 bit Block Cipher, '(http://www.counterpane.com/twofish.html)
  4. Viktor Fischer, 'Realization of the Round 2 AES Candidates using ALTERA FPGA,' (http://csrc.nist.gov/encryption/aes/)
  5. Pawel Chodowiec, Kris Gaj, 'Implementation of the Twofish Cipher Using FPGA Devices,' (http://csrc.nist.gov/encryption/aes/)
  6. Surendar K. Jain, Leilei Song, Keshab K. Parhi, 'Efficient Semi systolic Architectures for Finite-Field Arithmetic,' IEEE Trans. VLSI Syst., Vol.6, pp.101-113, Mar. 1998 https://doi.org/10.1109/92.661252
  7. Piotr Mroczkowski, Implementation fo the block cipher Rijndael using Altera FPGA, (http://csrc.nist.gov/encryption/aes/round2/pubcmnts.htm)