

특집 : PFC 기술동향

PFC 제어용 IC에 관한 소개

윤성필, 신진호, 김경수

(페어차일드 코리아 반도체(주) 한국판매팀)

1. 서 론

PFC(Power Factor Correction)의 중요성이 증대함에 따라 Active Power Factor Controller에 대한 IC화가 급속도로 발전되어 왔다. EN61000-3-2^{*#1}와 같은 국제표준의 챕터으로 소비전력, 70W 이상의 전자제품에 대해 선전류 고조파 성분의 제한, 높은 입력 역률개선(Power Factor Correction-PFC)에 대한 요구가 점차 커지고 있다.⁽¹⁾ 합리적 역률 관리에 의한 전력 소비 절감 기술에 대한 관심은 앞으로도 지속적으로 증가할 것이다. PFC에는 특별한 제어회로가 필요하며 그 회로를 제어 함으로써 입력 전류의 파형을 입력 전압과 동위상인 사인파로 구현할 수 있다. 이러한 방법에는 여러 가지가 있을 수 있는데, 그 중의 하나가 Boost Topology를 이용한 Power Factor Correction 회로를 제어하는 Average Current Mode이다. Average Current Mode 제어로 양질의 사인파 입력 전류 파형을 구현해 낼 수 있다. 그 구현 방법에는 다양한 형태의 Power Supply Topology를 사용

표 1 EN61000-3-2

Harmonic Number (n)	Harmonic Current Limit as a Function of Power	Absolute Maximum Permissible Harmonic Current
Odd Harmonics		
3	0.00340 × P	2.30
5	0.00190 × P	1.14
7	0.00100 × P	0.77
9	0.00050 × P	0.40
11	0.00035 × P	0.33
≥13	(0.00385/n) × P	0.21

했을 때가 가장 우수하다 할 수 있으며, 이에대한 각사 제품의 특성을 알아보겠다. 무효 전력 발생분을 줄이기 위하여 페어차일드, 온세미, 티아이, 톰슨등 세계 유수 반도체 회사들은 역률 개선 IC들을 개발 양산하여 판매하고 있다. 특히, 페어차일드 반도체는 2000년 10월 PFC IC의 선두주자인 마이크로리니어의 Power 반도체 부문을 인수/합병 함으로써 명실상부한 World Wide Power 반도체 전문 메이커로써 발돋움 했다.

2. 본 론

2.1 비이상적 사인파 전류파형

PFC IC의 이해를 돋기위해 Non-ideal Sinusoidal Current Waveform (비이상적 사인파 전류파형)에 대해 기술하면 다음과 같다.

이 경우는 우리가 일반적으로 사용하는 SMPS등에서 가장 많이 일어나는 현상이다.

아래의 그림 1을 통해 전파 정류 시에는 벌크 커패시턴스의 전압이 브리지 정류단의 전압보다 낮아지는 지점부터 높아지기 직전까지에서만 전원단에서 부하로 전류가 공급 되는것을 알 수 있다. 그 결과 전류는 Non-ideal Sinusoidal한 형태로 흐르게 된다. 우리는 여기서 입력 전압은 순수한 사인파 형태를 띠고 있고 전류만 사인파 형태를 띠지 않는다는 가정하에 계산하기로 한다.

입력 단의 전압의 경우 순수한 사인파형 이므로 기본파 성분만 존재하게 되나, 입력 전류의 경우 사인파형의 형태가 아니라므로 많은 고조파(Harmonics)의 성분이 존재하게 된다. 이러한 사인파형이 아닌 입력 전류는 Fourier 변환을 통해 각각의 고조파 성분으로 분리할 수 있다. 입력 전류를 Fourier 변환을 통해 각각의 고조파 성분으로 분리하면 식 (1)과 같다.




그림 1 비이상적 사인 전류-전압 파형

$$i(t) = I_0 + I_1 \sin(\omega_o t - \theta_1) + \dots + I_k \sin(n\omega_o t - \theta_k) \quad (1)$$

위의 식 (1)에서 ①항은 순수한 DC 성분을 나타내고 ②항은 기본파(제 1 고조파), ③항은 제 2 고조파, ④항은 제 3 고조파를 각각 나타낸다.

또한 각 항에서의 값은 각각의 고조파 성분의 크기(Magnitude)를 나타내고 ω_o 는 기본파 성분의 주파수를 나타낸다. 입력 전압의 경우 순수한 사인파형이므로 Fourier 변환을 하여도 식 (2)와 같이 제 1고조파 성분만 존재하게 된다.

$$v(t) = V_i \sin(\omega_o t) \quad (2)$$

그림 2는 전파 정류단의 전단의 입력 전압과 입력 전류에 대한 Fourier 변환 파형을 오실로 스코프 상에 나타내었다.




그림 2 전파 정류단의 입력 전압과 입력 전류에 대한 Fourier 변환 파형

파형(1)의 경우 순수한 사인파형인 Fourier 변환 파형이고, 파형 (2)의 경우 Non-Sinusoidal한 입력 전류에 대한 Fourier 변환 파형이다. Fourier 변환 파형에 대해서 수직 분할은 5mV이며 각 고조파 성분의 크기를 나타내고, 수평 분할은 250Hz이며 각 고조파 성분의 주파수를 나타낸다. 전압의 Fourier 변환 파형에서는 기본파 성분(주파수가 60Hz)만 존재하며 전류의 경우 1,3,5,7 순으로 고조파 성분이 존재한다.

입력 전압과 전류의 Fourier 변환을 통해 구한 Power는 식 (3)과 같다.

$$\begin{aligned} P &= (0)(I_0) + \frac{V_{1,\max} I_{1,\max}}{2} \cos \theta_1 + \frac{(0)(I_{2,\max})}{2} \cos \theta_2 \\ &\quad + \dots + \frac{(0)(I_{n,\max})}{2} \cos \theta_n \\ &= \frac{V_{1,\max} I_{1,\max}}{2} \cos \theta_1 = V_{1,\text{rms}} I_{1,\text{rms}} \cos \theta_1 \end{aligned} \quad (3)$$

결국 Power Factor는 식 (4)와 같다.


$$\begin{aligned} P, F &= \frac{P}{S} = \frac{P}{V_{\text{rms}} I_{\text{rms}}} = \frac{V_{1,\text{rms}} I_{1,\text{rms}}}{V_{1,\text{rms}} I_{T,\text{rms}}} \cos \theta_1 \\ &= \frac{I_{1,\text{rms}}}{I_{T,\text{rms}}} \end{aligned} \quad (4)$$

위의 식에서 보면 입력 전압과 입력 전류가 순수한 사인파형의 역률과 비교했을 때 위상차에 의해 생기는 값($\cos \theta$)과, 순수한 사인파형이 아닌 전류에 의해 생기는 값($\frac{I_{1,\text{rms}}}{I_{T,\text{rms}}}$)이 동시에 존재하게 된다. 여기서 $\cos \theta$ 를 변위율(Displacement Factor)이라 부르고 $\frac{I_{1,\text{rms}}}{I_{T,\text{rms}}}$ 를 왜곡률(Distortion factor)라 부른다. 또한 위의 식을 물리적으로 해석한다면, 전원단에서는 전류의 모든 고조파 성분을 공급하게 되나, 부하쪽에서는 입력 전압과 주파수가 같은 제 1고조파 성분(기본파)만 소비하고 그 이외의 제 2고조파나 제 3고조파 등은 모두 부하에서 소비하지 못하게 된다. 기본파를 제외한 위와 같은 고조파 성분의 경우 거의 손실로 이뤄질 뿐만 아니라, 부하에서 소비하는 전류보다 전원단에서 더 많은 전류를 필요로 하게 된다. 예를 들어 입력전압 100VAC, 출력 전력 100W이고 P.F.가 0.6정도인 다이오우드 전파 정류 회로일 경우 효율이 100%라고 가정하면 전원단에서는 실효치로는 1A의 전류만 필요하지만 실제로는 과형의 왜곡으로 인해 피아크치가 5~6A 정도의 펄스 전류가 흐른다. 결국 전원측에서는 5~6A 정도의 전류를 준비하고 있어야 하므로 5배 이상의 전력이 필요하


게 된다. 이 펄스성 전류로 인해 전력선에서의 전도 손실도 증가하게되어 발전소의 부담이 커진다.

2.2 PFC 회로에 대한 비교

그림 3은 PFC에 대한 비교 회로도이다. (a)인 경우, Passive 회로로써 단일 전원/부하에 적합하며, Active 회로 대비 저가이고, 고효율, 고신뢰성의 장점이 있으나 실장 면적



(a) 수동 회로



(b) 능동 회로

그림 3 (a) 수동 회로 (b) 능동 회로

을 많이 차지하고, 무겁고, Free Input Voltage와 가변부하에 부적합하다는 단점을 가지고 있다. (b)인 경우, Active 회로로써 Free Input Voltage 및 가변부하에 적합하다는 장점이 있다. 그러나 Passive 회로 대비 고가이며, 저효율, 저신뢰성이라는 단점을 가지고 있다. 그렇다면 PFC 회로는 어떻게 동작하는지 간단히 살펴보도록 하겠다.

2.3 PFC 회로의 동작원리

Power factor correction 회로가 어떻게 동작하는지 살펴보도록 하겠다. 그림 4는 PFC 회로를 나타내는 간단한 블럭 다이아그램이다.⁽²⁾ 이 회로는 입력 전파정류 라인 전압과 일치하는 평균입력 전류파형을 조절할 목적으로 결합된다. 또한 이때 출력전압은 라인 전압과 부하의 변동에 대해 조절된다. 그림 5는 역률 제어에 대한 기본적인 회로를 나타낸다.⁽²⁾ 이 회로에서 Current gain modulator가 가장 중요한 부분이며, 이는 Linear gain modulator, current amplifier 및 PWM comparator로 구성된다. 이러한 3개 블록으로 입력 전류를 사인파로 만들 수 있다. 저항 RL을 이용하여 입력 전파정류 라인 전압에 비례하는 전류를 얻을 수 있는데, 이것을




그림 4 역률 제어용 블록 다이아그램




그림 5 기본 PFC 회로

Reference라고 부르며, gain modulator 입력의 하나가 된다. voltage error amplifier의 출력은 라인 주파수에 비례하여 서서히 변화한다고 가정한다. voltage error amplifier의 대역폭이 귀환 부품들로 인해 낮게 설정되기 때문에 일반적으로 이 가정은 타당성이 있다. gain modulator는 전류 입력형 이므로 그라운드 노이즈에 큰 면역 효과를 가진다.⁽²⁾ 전류 입력형 일 때, current mirror에서 단자전압은 one diode drop이므로 저임피던스 전압원을 입력에 인가해서는 안된다. gain modulator의 출력은 reference 전류와 출력 전압을 모니터링하는 error amplifier 출력에 의한 전류가 된다. 이 출력 전류는 저항 R_c 에 인가된다. 이 R_c 전압은 R_s 전압과 극성이 반대가 되며, current error amplifier에 인가된다. 페루프 제어에서 current error amplifier는 이 두 전압 차이가 0V에 가깝게 유지되도록 부단히 노력할 것이다. 따라서 R_s 전압은 R_c 전압과 같이 되게 된다. R_s 저항은 소비성 이므로 작은 값의 전력 저항을 사용한다.

2.4 업체별 PFC IC 와 Combo IC(PFC+PWM)의 특성 비교

표 2 업체별 PFC IC 와 Combo IC(PFC+PWM) 의 비교

Maker	D/N	P/N	Vcc	Icc	Process
페어차일드	ML4803	8pin	18V	2.4mA	BiCMOS
	ML4824	16pin	18V	16mA	BiCMOS
	ML4812	16pin	35V	20mA	BiCMOS
	ML4821	18pin	35V	26mA	BiCMOS
	FAN7527	8pin	30V	3mA	Bipolar
티아이	UC3853	8pin	40V	10mA	Bipolar
	UC3854	16pin	35V	10mA	Bipolar
	UC3855	20pin	25V	17mA	Bipolar
온세미	MC33262	8pin	13V	7mA	Bipolar
	MC33260	8pin	16V	8mA	Bipolar
톰슨	L6561	8pin	18V	4mA	BiCMOS
Combo IC			PFC IC		

표 2 에 나타낸 바와같이 각사의 제품 특성에 대해 살펴보면 다음과 같다. 우선, 페어차일드 반도체의 ML4803/ML4824M는⁽³⁾⁽⁴⁾⁽⁵⁾ BiCMOS 반도체 공정을 이용한 Leading-edge PFC 블럭과 Trailing-edge PWM 블럭을 동기화시켜 One-Chip화(페어차일드 특허)한 제품으로써 PFC 블럭과 PWM 블럭 사이의 벌크 커패시터의 리풀을 크게 감소시키고, 따라서 시스템의 노이즈를 감소시켜, 시스템의 품질과 효율을 향상 시킬 수 있다. 또한 PFC 블럭과 PWM 블럭의 스위칭 주파수의 동기화를 간단히 해결 할 수 있다. 아울러 ML4803의 경우, PFC 블럭과 PWM 블럭을 8핀 패키지에 One-Chip화 시킴으로써 실장 면적을 획기적으로 줄일 수 있으며, 또한 저소비전력 회로 기술을 구현하였다.

ML4803과 ML4824는 현재 국내 여타 기업에서 사용중인 제품으로써 소자특성의 우수함을 인정받고 있다. 티아이의 UC3853/UC3854/UC3855는 Average current mode control이고 EMI와 스위칭 손실을 향상시켰다. 온세미의 MC33262/MC33260은 BCM 동작과 과전압 보호 회로가 첨가되어 있다. 톰슨의 L6561은 저전류 기동전류를 갖는 것이 특징이다.

3. 결 론

PFC 제어용 IC에 관해 기본적 이론과 현재 양산/판매되고 있는 각사의 제품들에 대해 알아보았다. PFC IC에는 특별한 제어 회로가 필요하며 그 회로를 제어함으로써 입력 전류의 파형을 입력 전압과 동위상인 사인파로 구현해 역률을 극대화 할 수 있음을 알 수 있다. One-Chip화된 Combo IC는 PFC 블럭과 PWM 블럭을 함께 내장한 제품으로써 PCB 실

장 면적과 벌크 커패시턴스의 용량을 기존에 비해 대폭 줄일 수 있는 새로운 개념의 제품이라 할 수 있다. 

참 고 문 현

- [1] G.R. Chae, et el. "Passive power factor correction circuit for electronic ballasts using voltage-fed and current-fed resonant inverter", 전력전자학술집, pp.266-269, 1999.
- [2] Fairchild ML4821 Application Note 16, Fairchild Corporation, San Jose, California, 1997.
- [3] Fairchild ML4824 Application Note 33, Fairchild Corporation, San Jose, California, 1996.
- [4] Fairchild ML4824 Application Note 34, Fairchild Corporation, San Jose, California, 1998.
- [5] Fairchild ML4803 Application Note 75, Fairchild Corporation, San Jose, California, 1999.

〈저 자 소개〉



윤성필

1971년 1월 16일생. 1995년 2월 광운대 공파대학 전자재료공학과 졸업. 1998년 8월 동대학원 전자재료공학과 졸업(석사). 현재 페어차일드 코리아 반도체(주) 한국판매팀 FAE(Field Application Engineer).



신진호

1964년 2월 15일생. 1987년 영남대 공대 전기공학과 졸업. 현재 페어차일드 코리아 반도체(주) 한국판매팀 FAM(Field Application Manager).



김경수

1951년 8월 20일생. 1977년 2월 부산대학교 전자공학과 졸업. 1998년 8월 연세대 경영대학원 MBA. 현재 페어차일드 코리아 반도체(주) 판매부사장. 당 학회 감사.