

Feedforward 선형화 기법을 이용한 IMT-2000용 MCPA의 설계 및 제작

The Design and Implementation of MCPA for IMT-2000 using Feedforward Linearization

노상연 · 정성찬 · 정종한 · 박명석 · 박천석

Sang-Yon Noh · Seong-Chan Jeong · Jong-Han Jeong ·
Myoung-Suk Park · Cheon-Seok Park

요 약

본 논문에서는 선형화 특성이 우수하고, 대역폭이 넓은 feedforward 선형화 기법을 이용하여 IMT-2000용 1-Watt급 증폭기를 설계 제작하였다. Feedforward는 외부환경(온도, 입력 전력 레벨, 시간 등)의 변화에 민감하므로 마이크로컨트롤러를 이용하여 이를 제어하였다. 35 dB의 이득과 40 dBm의 최고전력을 갖는 주증폭기를 설계하였고, 각 루프의 신호를 상쇄하기 위해서 반사형 가변감쇄기와 위상변화기를 사용하였다. 2.11~2.17 GHz 대역에서 측정 결과 신호루프에서 주신호를 35 dB 이상 상쇄하였으며, 오차루프에서 30 dB 이상 오차신호를 상쇄하여 60 dBc 이상의 선형화 특성을 얻을 수 있었다.

ABSTRACT

In this paper, an 1-Watt amplifier for IMT-2000 was designed and fabricated using feedforward method which has the highest linearity and wide bandwidth. Since feedforward is sensitive to surroundings for example heat, input power level, time and so on, adaptive controller using micro controller is adopted. We fabricated a HPA with 35 dB gain, 40 dBm of 1-dB compression point, and utilized variable attenuator and variable phase shifter using reflection type to cancel loop signal. From the measured results, the following facts were obtained, in signal loop, main carrier over 35 dB was suppressed and error signal over 30 dB is cancelled in error loop, IMD characteristics above 60 dBc were obtained.

I. 서 론

늘어나는 통신 가입자들의 수요를 감당하기 위해 보다 효율적인 주파수 사용이 요구됨에 따라 디지털 방식에서는 16 QAM (quadrature amplitude modulation)이나 QPSK (quadrature phase shift keying) 같은 선형 변조 방식의 연구가 활발히 진행되고 있다^[1]. FM이나 GMSK (Gaussian minimum shift keying) 같

은 constant envelope modulation을 사용한 통신 방식에서는 증폭기를 포화영역 근처에서 사용해도 ACI (adjacent channel interference)와 CCI (co-channel interference)를 야기하는 상호 혼변조 신호가 발생하지 않았으나^[2], 16 QAM과 QPSK 같은 디지털 변조 방식에서는 ACI 외에도 만족할 만한 BER (Bit Error Rate)특성을 얻기 위해서는 선형증폭기의 사용이 필수적이라 하겠다^[2].

성균관대학교 전자공학과(Dept. of Electronic Engineering, Sung Kyun Kwan University)

· 논문 번호 : 20000421-045

· 수정완료일자 : 2000년 11월 20일

여러 가지 선형화 방식이 있는데^[3] 이중 Feed-forward는 부피가 크고 복잡하며 가격이 비싼 단점이 있지만 선형화 특성이 가장 우수하고, 대역폭이 넓으므로 Predistorter 방식과 더불어 가장 널리 쓰이는 방식으로 데이터 통신, 화상 통신 등 광대역을 필요로 하는 BWLL (broadband wireless local loop)이나 IMT (international mobile telecommunication)-2000 등에 가장 적절한 선형화 방식이라 할 수 있겠다.

Feedforward는 신호루프와 오차루프로 구성되며, 신호루프에서는 주신호를 오차루프에서는 오차신호를 상쇄시킴으로써 선형화를 개선시키는 구조이다^[4]. 이때 각 루프의 두 경로간 신호의 크기는 같고 위상이 반대가 되어야 하며 넓은 대역폭을 갖기 위해서는 각 루프의 시간지연을 최대한 일치시켜 주어야 한다. 이는 시간지연의 차에 따라 상쇄 대역폭이 결정되기 때문이다^[2].

본 논문에서는 Feedforward 선형화 방식을 이용하여 IMT-2000용 1Watt급 MCPA(multi- carrier power amplifier)를 설계·제작하였다. Feedforward 선형화 방식은 온도, 시간, 입력 전력 레벨 등 외부환경에 민감하므로 컨트롤러를 사용하여 제어해 주어야 한다. 컨트롤러는 주로 OP-AMP (operational amp)나 마이크로 컨트롤러를 사용하는 데 본 실험에서는 마이크로 컨트롤러를 사용하기로 하였다. 신호 루프와 오차루프에서 각각 30 dB 이상 신호를 상쇄하여 최종 출력에서 60 dBc (decibel under carrier) 이상의 IMD특성을 구현하도록 하겠다.

II. 대전력 증폭기의 특성

통신 시스템의 출력단에는 높은 전력을 요구하므로 대전력 증폭기를 사용하게 되는 데 소신호 증폭기와는 달리 여러 개의 base와 emitter를 병렬로 연결한 Interdigitated 구조나 overlay 구조로 제작하는데 이에 따라 입출력간 임피던스가 매우 작아지게 되므로 정합회로로 구성이 어렵고, 비선형 특성으로 인해 선형화 기술이 필요하게 된다. 소자 선정에 있어서도 방열 문제로 인한 효율과 MTBF (mean time between failure), 최대 출력, IMD 특성 등을 고려해야 한다.

2단자망 회로에서 가장 일반적인 비선형특성 중 하나로 단일 주파수의 신호에 대해 입력신호의 크기가 증가함에 따라 이득이 감소하고, 위상이 증가하는 AM-to-AM (amplitude modulation to amplitude modulation)현상과 AM-to-PM (amplitude modulation to phase modulation)현상이 나타난다^{[5],[6]}. 또한 근접한 여러 주파수에 인가된 신호간에는 IMD가 발생하는 데 특히 $2\omega_1 - \omega_2$, $2\omega_2 - \omega_1$ (ω_1, ω_2 : 2톤 신호가 입력되는 두 주파수)에서 발생하는 신호가 시스템에 가장 치명적인 영향을 미친다.

III. Feedforward 구성 회로

Feedforward의 전체 이득은 전력 증폭기의 이득이외에 수동소자와도 밀접한 관계가 있다. 전력 증폭기의 이득에 a_1 (신호루프의 방향성 결합기의 삽입손실), a_2 (오차루프의 방향성 결합기의 삽입 손실), a_3 (입력단 전력분배기의 삽입손실), A(가변감쇄기)와 ϕ (가변위상변화기)의 삽입손실, I_2 (시간지연라인의 삽입 손실)를 더한 것이 Feed-forward의 전체 이득이다^[7].

그림 1은 전체회로도이다. Feedforward의 입력단에는 3-dB 전력 분배기를 사용하였고, 시간지연라인의 손실을 2 dB 정도로 하면 신호루프의 증폭기 경로의 이득은 전력결합기의 손실과, 출력단의 전력 결합기의 손실을 합친 -8.4 dB가 되도록 설계해야 한다. 신호루프에서 신호를 상쇄하기 위해 전체 고정감쇄가 -3.2 dB인 가변 감쇄기와 위상 변화기를 사용하였고, 35 dB 이득을 갖는 3단 전력 증폭기를




그림 1. Feedforward 전체회로도

Fig. 1. Block diagram of Feedforward.

그 뒤에 두고 20 dB 방향성 결합기와 10 dB 고정감쇄기를 사용하여 전체이득이 -4.6 dB가 되도록 신호루프 출력단으로 연결하였다. 이는 주증폭기의 입력에 따른 이득 변화와 노화를 감안한 것이다.

오차루프는 시간지연라인의 손실을 2 dB 정도로 감안하여 계산하면 오차증폭기가 있는 쪽의 손실도 2 dB가 되도록 가변감쇄기의 감쇄량과 오차증폭기 간의 이득을 조절하여 오차루프의 전체이득을 구할 수 있다. 오차증폭기의 이득은 57 dB, 가변감쇄기와 위상변화기는 3 dB 여유를 두어 -6.3 dB로 하였다. 오차증폭기는 약 24 dBm의 평균출력전력을 낼 수 있어야 하고^[7], 주증폭기의 peak-to-average ratio 8 dB와 IMD의 영향을 줄이기 위한 6 dB 정도의 여유를 두면 38 dBm의 순간최고전력을 필요로 한다.

그림 2는 마이크로컨트롤러의 구성도이다.

MPU(micro processor unit)는 MCS96을 사용하였고, 데이터 저장장치는 16 bit처리가 가능하고 기억용량이 256 kbyte인 RAM(Random Access Memory)을 사용하였으며 프로그램을 저장 및 수행할 수 있는 장치도 RAM과 같이 동일하게 16 bit 처리가 가능하고 256 kbyte 기억용량을 가지는 EEPROM(electrically erasable program- mable read-only memory)으로 구성하였다. 또한 프로그램 개발을 용이하게 하여자 Micro Controller와 PC(personal computer)간의 통신을 위해 PC의 RS-232c와 Micro Controller의 TXD, RXD port를 사용하였다.

신호루프의 출력단에서 전력을 검출하여 그 값이 항상 최소가 되도록 Gradient Search Al-gorithm을 사용하여 가변감쇄기와 위상변화기를 제어하였다.




그림 2. 마이크로컨트롤러의 구성도

Fig. 2. Block diagram of Micro-controller.

MPU의 0~5 V 출력전압을 이용하여 가변감쇄기와 위상변화기를 각각 제어해 주었는데 위상변화기의 경우 제어 전압이 0~20 V이므로 OP(operational)-AMP를 이용하여 증폭시켜 주었다.

그림 3-1과 2에 가변감쇄기와 위상변화기의 측정 결과를 나타내었다. 이득과 위상을 조절하기 위하여 가변감쇄기와 위상변화기는 주증폭기와 오차증폭기 앞단에 위치시키는 것이 효과적이며, 연결 순서는 위상변화기의 비선형특성 때문에 가변감쇄기와 위상변화기 순서로 하는 것이 바람직하다. 위상변화기의 위상변화에 따른 감쇄량의 변화와 감쇄기의 감쇄량에 따른 위상변화량이 적어야 능동제어가 용이하므로 설계시 이 점에 유의해야 한다.

그림 3-1은 가변감쇄기의 바이어스에 따른 감쇄량을 나타낸 그림으로써 5 V의 제어전압으로 8 dB 이상 감쇄 효과를 얻을 수 있었고, 감쇄에 따른 위상변화는 동작영역에서 2° 미만이었다.

그림 3-2는 위상변화기의 위상변화량으로 20 V




그림 3-1. 가변감쇄기의 감쇄량

Fig. 3-1. Attenuation of Variable Attenuator




그림 3-2. 위상변화기의 위상변화량

Fig. 3-2. Phase variation of Phase Shifter.

의 제어전압에서 100° 이상 변화하였으며, 감쇄량의 변화는 동작영역에서 0.1 dB 미만이었다. 위상변화기의 IMD 특성이 전체 시스템에 치명적 영향을 미칠 수 있는데, 본 논문에서 제작한 위상변화기는 0 dBm 입력시 -50 dBc 미만으로 양호한 특성을 얻을 수 있었다.

IV. 선형증폭기 제작 및 성능 실험

고출력증폭기의 가장 큰 문제중 하나인 방열 문제를 해결하기 위해 GaAs나 BJT보다 상대적으로 적은 전류가 흐르고 수명이 긴 LDMOS (lateral diffused metal oxide semiconductor)인 Motorola의 MRF281과 Ericsson의 PTE10119를 사용하였다. LDMOS의 장점 중 하나가 온도에 따른 바이어스 변화가 덜 민감하다는 것이다.

주증폭기의 출력은 30 dBm (Pavg), Crest Factor가 8 dB 이므로 Peak Power는 38 dBm 이상이어야 하고, 이득이 35 dB 이상이며, IMD는 전체회로가 60 dBc 이상 되기 위해서 30 dBc 이상 되도록 설계해야 한다. 드라이브용 증폭기는 Watkins Johnson사의 AH1을 사용하였는데 이득이 12 dB , $P1 \text{ dB}$ 가 20 dBm 인 MMIC이다. 주증폭기는 모토롤라의 MRF281과 에릭슨의 PTE10119를 사용하였다. 첫 번째 단은 이득이 12 dB 이고, $P1 \text{ dB}$ 가 36 dBm 고, 두 번째 단은 이득이 11 dB , $P1 \text{ dB}$ 가 40 dBm 인 트랜지스터를 사용하여 이득이 35 dB , 최대출력이 40 dBm , 톤당 27 dBm 에서 30 dBc 이상의 IMD 특성을 얻을 수 있도록 제작하였다.

드라이브용 증폭기는 MMIC로 특별한 회로 정합을 요구하지 않으므로 data sheet의 자료를 토대로 제작하여 12 dB 의 이득과 약 21 dBm 의 출력을 얻을 수 있었다. MRF281과 PTE10119는 data sheet에서 제공한 임피던스를 토대로 EDA(Electronics Design Automation)를 이용하여 각각 입출력 정합회로를 가상 실험으로 얻은 후 실제 정합회로를 구현하였다. 입·출력 정합회로는 data sheet의 임피던스를 이용해 EDA tool을 이용하여 1-port black box를 만든 후 즉, 트랜지스터의 임피던스처럼 보이도록 black box를 만들어 이 임피던스 지점으로부터 50Ω 까지 정합회로를 만드는 것이다. 대전력 증폭기에

사용하는 트랜지스터는 임피던스가 매우 작으므로 (보통 수 Ω 정도) 트랜스포머를 이용하여 임피던스를 키운 후(약 10Ω 이상) 정합회로를 만드는 데 이 때 주의할 점은 Q값이 작아야 한다는 것이다. 넓은 대역폭을 갖기 위해 가능한 낮은 Q값으로 매칭이 이루어져야 한다.

가상 실험으로 얻은 정합회로로 실제 회로를 만들면 대부분은 원하는 성능을 얻기가 어려우므로 보정을 해야 한다. 따라서 정합회로 설계 시 보정의 여유를 두어야 하는데 이는 정합이 끝나면 반사손실이 -30 dB 이상 되는데, 이때 정합회로의 임피던스는 보정을 통해 원하는 어느 방향으로라도 옮길 수 있도록 여유를 두어야 한다. 정합회로의 여러 지점에서 보정을 해도 임피던스가 한 쪽 방향으로 치우치면 원하는 정합을 얻을 수 없을 수 있으므로 가상실험 시 이 부분을 염두에 두고 확인해야 한다. 유전율이 3.5 , 도체 두께가 0.035 mm , 유전체의 높이가 0.8 mm , 손실각이 0.02 인 애폴시 기판을 사용하여 증폭기를 제작하였다.

제작 후 최대출력을 얻기 위해 로드풀 방법으로 출력 정합회로를 보정하였다. 그리고 난 후에 입력 정합회로를 보정하여 이득을 맞추었다. 이를 반복하여 각각 원하는 성능을 얻은 후 IMD 특성을 얻기 위해 다시 입·출력 정합회로를 보정하였다. 제작한 증폭기의 입·출력 반사손실이 크다면 완성된 각각의 증폭기를 중간에 특별한 정합회로 없이 연결하여 사용할 수 있지만 반사손실이 작을 경우 이들을 연결하면 임피던스가 틀어지게 되므로 임피던스 정합회로를 추가해야 한다.




그림 4-1. 주증폭기의 레이아웃

Fig. 4-1. Lay-out of Main Amplifier.

LDMOS는 BJT(bipolar junction transistor)와는 달리 온도에 따른 바이어스의 변화가 적으므로 온도 보상회로는 사용하지 않고, LM-317 regulator를 이용하여 각각의 전원을 공급해 주었다. 주증폭기의 레이아웃과 측정결과를 그림 4-1, 2, 3에 나타내었다.

측정 결과 36 dBm까지 선형적으로 전력을 얻을 수 있었고, 약 36 dBm의 출력까지 36 dB의 이득을 얻을 수 있었다. IMD 특성은 그림 4-3에 나타내었다. 톤당 28 dBm의 출력에서 32 dBc로 제작 목표가 30 dBc 이상이므로 만족할만한 특성이라 할 수 있다.

오차 증폭기는 이득이 높아(본 논문에서 제작한 증폭기의 이득은 약 57 dB) Feedback으로 인한 발진 가능성이 매우 높으므로 각 단간 차폐가 매우 중요하다. 본 실험에서는 SCA-14와 AH1으로 27 dB의 이득과 20 dBm의 출력을 갖는 구동 증폭기를, 30 dB 이득과 35 dBm의 출력을 갖는 모토롤라의 PRF




그림 4-2. 주증폭기의 출력 특성

Fig. 4-2. Output of Main Amplifier.




그림 4-3. 주증폭기의 IMD 특성

Fig. 4-3. IMD of Main Amplifier.




그림 5. 주증폭기의 출력 특성

Fig. 5. Output power of main amplifier.

21130을 이용해 주증폭기를 제작하였다. IMD 신호의 크기가 시스템 전체에 미치는 영향이 크므로 본 논문에서는 24 dBm 평균 출력에서 50 dBc 이상의 IMD 특성을 얻을 수 있도록 하였다.

그림 5는 주증폭기의 출력특성으로 2.14 GHz에서 5 MHz 간격의 2톤 실험 결과 29 dBm의 평균 출력에서 30 dBc 이상의 IMD특성을 얻을 수 있었다.




그림 6. 신호 루프의 출력 특성

Fig. 6. Output power of signal loop.




그림 7. 선형증폭기의 출력 특성

Fig. 7. Output power of linear amplifier.

이는 그림 6의 신호루프의 출력과 비교하여 약 60 dB 이상 차가 나므로 두 경로간 신호의 간섭이 주신호의 상쇄에 매우 큰 영향을 미치므로 각 모듈간 차폐가 매우 중요하다. 따라서 본 논문에서는 각 모듈간 동판으로 차폐를 하여 실험하였다.

신호루프에서 주신호를 상쇄시키기 위해 두 경로간 이득은 같고, 위상이 180° 차가 나도록 조정해 주어야 한다. 먼저 VNA의 delay 측정장치를 이용하여 주증폭기 경로의 시간지연을 측정한 후 보조 경로의 시간지연을 측정하여 모자라는 만큼 시간지연라인을 추가한 후 위상 변화기의 값을 중앙값에 놓고 마이크로스트립라인의 길이를 적당히 조절하여 신호의 상쇄가 가장 잘 일어나는 지점을 찾아 시간지연라인을 맞추었다. 그림 6은 신호루프의 출력값을 보여주는 것인데 약 35 dB 이상 주신호를 상쇄시킨 것을 볼 수 있다. 신호루프에서 주신호를 상쇄시켜 오차신호를 얻을 때 신호 상쇄가 적절히 이루어지지 않으면 오차증폭기가 오버 드라이브하므로 주의해야 한다.




그림 8. 선형증폭기의 출력 특성

Fig. 8. Output power of linear amplifier.




그림 9. 선형증폭기의 출력 특성

Fig. 9. Output power of linear amplifier.

그림 7은 2.11 GHz와 2.115 GHz에서 28 dBm의 평균출력에 대해 IMD특성이 60 dBc 이상임을 보여주고 있다. 그림 8과 그림 9는 각각 2.14 GHz와 2.145 GHz, 2.165 GHz와 2.17 GHz에서 28 dBm의 평균출력에 대한 IMD특성으로 약 60 dBc 이상이고, 30 dB 이상 선형화 되었음을 알 수 있다.

V. 결 론

이득과 IMD 특성이 우수한 LDMOS를 이용하여 40 dBm의 최대 출력을 얻을 수 있는, 이득이 36 dB로 일정한 3단 주증폭기를 제작하였다. 선형화 회로에 사용한 모듈들; 가변 감쇄기, 위상 변화기, 전력 결합/분배기, 3 dB Hybrid 결합기, 고정감쇄기, 방향성 결합기 등을 직접 제작하였다.

주증폭기가 있는 라인에 가변감쇄기와 위상변화기를 연결하고, 기준레벨이 되는 딜레이라인 쪽에는 능동소자를 연결하지 않아 시간이나 온도, 입력 전력의 변화 등 외부 환경에 영향을 덜 받도록 하였다. 전체 Feedforward의 이득면에서 10 dB 이상의 손실이 있었는데 이는 가변감쇄기와 위상변화기의 고정 감쇄 3 dB에 안정적인 이득을 얻기 위한 여유를 3 dB 이상 두었기 때문인데 증폭기가 안정적이라면 1 dB 정도의 여유만으로도 충분할 것 같다. 이득에 대한 보상으로 전치증폭기를 추가하는 것도 한 방법일 것이다. 중요한 부분은 주증폭기와 최종 출력간 손실을 줄이는 것이다.

선형화 특성을 향상시키기 위해서는 신호루프에서 주신호의 상쇄가 무엇보다도 중요하다. 이를 위해 딜레이 라인 쪽의 신호를 기준으로 신호루프의 출력에서 검출된 신호를 컨트롤러를 이용하여 최소 전력이 검출되는 방향으로 가변 감쇄기와 위상변화기를 제어하여 35 dB 이상 신호를 상쇄하였으며 신호루프의 출력 신호를 -35 dBm 이하로 유지시켜 오차증폭기가 오버드라이브하지 않도록 하였다. 최종 출력단에서는 28 dBm의 평균출력에 60 dBc 이상의 IMD특성을 얻을 수 있었다.

실험은 각 모듈을 동판으로 차폐시켰으나 각 모듈간 차폐가 제대로 이루어지지 않아 측정에 어려움이 있었다. 신호루프의 출력에서는 주증폭기의 출력단으로부터의 간섭 때문에 정확하게 전압을 검출

하지 못해 가변감쇄기와 위상변화기를 제어하는 데 어려움이 있었다. 이로 인한 비정상적인 큰 출력이 발생하여 최종 출력에서는 원하는 만큼 선형화 특성을 얻을 수 없는 경우도 발생하였다. 모듈별로 정확히 차폐시켜 제작해야 할 필요성을 느꼈다. 주파수별 2톤 실험 시 오차루프의 가변감쇄기와 위상변화기를 매뉴얼로 튜닝하였는데, 추가로 실험해야 할 부분이다.

오차증폭기의 출력 값이 커진 이유는 오차루프 출력단에 20 dB 결합기를 사용했기 때문인데 이를 10 dB로 줄이면 28 dBm의 순간최고전력을 갖는 증폭기를 사용할 수 있다.

참 고 문 헌

[1] Ernesto G. Jeckeln, Fadhel M. Ghannouchi and Mohamad Sawan, "Adaptive digital predistorter for power amplifier with real time modeling of memoryless complex gains", *IEEE MTT-S Digest*, pp. 835-838, 1996.

- [2] Sang-Gee Kang, Il-Kyoo Lee, Ki-Suk Yoo, "Analysis and design of feedforward power amplifier" *IEEE MTT-S Digest*, pp. 1519-1522, 1997.
- [3] 정용채, 장익수, 김철동, "선형화기 설계방식에 대한 고찰", 전자공학회지 제24권 제1호 14-20, 1997. 1.
- [4] K. Konstantinou, D. K. Paul, "Analysis and design of broadband high efficiency feed-forward amplifiers", *IEEE MTT-S Digest*, pp 867-870, 1996.
- [5] Tri T.Ha, *Solid-State Microwave Amplifier Design*, John Wiley & sons. Inc, 1981.
- [6] Stephen A. Mass, "Nonlinear Microwave Circuits", Artech House, INC, 1988.
- [7] Nick Pothecary, *Feedforward Linear Power Amplifiers*, Artech House, INC, 1999.
- [8] 홍성철, 피드휘워드 방식의 오차증폭기 모듈의 설계 및 제작, 한국과학기술원 전기 및 전자공학과, 1998.

노 상 연




1996년: 성균관대 전자공학과
(공학사)
2000년: 성균관대 전자공학과
(공학석사)
2000년~현재: 성균관대 전기 전자
및 컴퓨터 공학부 박사과정
[관심분야] 능동부품, RF 초고주파
회로 설계

정 성 찬



1998년: 성균관대 전자공학과
(공학사)
2000년: 성균관대 전자공학과
(공학석사)
2000년~현재: 성균관대 전기 전자
및 컴퓨터 공학부 박사과정
[관심분야] 능동부품, 초고주파

정 종 한



1999년: 성균관대 전자공학과
(공학사)
1999년~현재 : 성균관대 전기 전자
및 컴퓨터 공학부 석사과정
[주 관심분야] 능동부품, RF 초고주파
부품 설계

박 명 석



1999년: 한경대 전자공학과
(공학사)
1999년~현재: 성균관대 전기 전자
및 컴퓨터 공학부 석사과정
[관심분야] 능동부품, 초고주파

박 천 석



1988년: 서울대 전기공학과(공학
사)

1990년: 과학기술원 전기전자공학
과(공학석사)

1995년: 과학기술원 전기전자공학
과(공학박사)

1995년~현재: 성균관대 전기전자
및 컴퓨터 공학부 교수

[주 관심분야] 전자장 수치해석, 마이크로파 능동 및 수
동소자, 안테나