Soft Error Rate for High Density DRAM Cell

고집적 DRAM 셀에 대한 소프트 에러율

  • Published : 2001.02.01

Abstract

DRAM에서 셀 캐패시터의 누설 전류 영향을 고려하여 소프트 에러율을 예측하였다. DRAM의 동작 과정에서 누설 전류의 영향으로 셀 캐패시터는 전하량이 감소하고, 이에 따른 소프트 에러율을 DRAM의 각 동작 모드에 대하여 계산하였다. 누설 전류가 작을 경우에는 /bit mode가 소프트 에러에 취약했지만, 누설전류가 커질수록 memory 모드가 소프트 에러에 가장 취약함을 보였다. 실제 256M급 DRAM의 구조에 적용하여, 셀 캐패시턴스, bit line 캐패시턴스, sense amplifier의 입력 전압 감도들이 변화할 때 소프트 에러에 미치는 영향을 예측하였고, 이 결과들은 차세대 DARM 연구의 최적 셀 설계에 이용될 수 있다.

Keywords

References

  1. IEEE Trans. Electron Devices v.26 Alpha-particle-induced soft errors in dynamic memories T.May;M.H.Woods
  2. IEEE Trans. Electron Devices v.26 Modeling diffusion and collection of charge from ionizing radiation in silicon devices S. Kirkpatrick
  3. IEEE Trans. Electron Device Lett. v.2 A field-funnelin effect on the collection of alpha-particle-generated carriers in silcon devices C.M.Hsieh;P.C.Murley;R.R.O'brien
  4. 電子工學會論文誌-D v.26 no.1 알파 입자에 의한 전하 수집량에 대한 통합 모델 申炯淳
  5. DRAM Technologies Steven A.Przybylski
  6. Semiconductor memories Ashok K.Sharma
  7. Proc. R. Soc. A v.119 Electron emission in intense electric fields R.H.Fowler;L.W.Nordheim
  8. IEEE Trans. Electron Device v.46 Modeling of alpha-particle-induced soft error rate in DRAM H.Shin
  9. IEEE Trans. Electron Device Lett. v.18 Cosmic ray neutron-induced soft errors in sub-half micron CMOS circuits Y.Tosaka;S.Satoh;T.Itakura;K.Suzuki;T.Sugii;H.Ehara;G.A.Woffinden