대한전자공학회논문지SD (Journal of the Institute of Electronics Engineers of Korea SD)

대한전자공학회 (The Institute of Electronics and Information Engineers)
권호 표지

설계 영역 탐색을 이용한 최적의 비터비 복호기 자동 생성기

Automated design of optimal viterbi decoders using exploration of design space

  • 발행 : 2001.04.01

⟨ 이전 논문 다음 논문 ⟩

초록

디지털 통신시스템의 오류정정을 위한 길쌈부호의 대표적인 복호방식인 비터비 복호기는 사용되는 시스템의 사양에 따라서 그리고 복호기의 복호 아키텍처에 따라서 다양한 방식으로 설계할 수 있다. 본 논문에서는 이러한 다양한 설계방법들 중에서 가장 효율적인 복호기의 설계구조를 결정해서 자동으로 원하는 사양에 맞는 비터비 복호기의 VHDL 모델을 생성해내는 자동생성기를 제시한다. 자동생성된 VHDL 모델을 이용하면 설계 초기단계에서 필요한 시간을 단축시킬 수 있다. 자동생성기는 설계영역 내에서 복호기의 설계크기와 복호속도를 비교해서 여러 가지 설계 아키텍처들 중에서 가장 최적인 것으로 판단되는 설계사양을 결정할 수 있다.

키워드

참고문헌

  1. Proc. of the IEEE v.61 no.3 The Viterbi Algorithm G.D.Forney
  2. 전자공학논문집 v.36 6편 no.1 사양변수를 이용한 비터비 복호기의 자동설계 공명석;배성일;김재석
  3. IEEE Custom Integrated Circuit Conference A Fully Synthesizable Parameterized Viterbi Decoder R.Burger;G.Cesana;M.Paolini;M.Turolla;S.Vercelli
  4. IEEE Journal of Solid-State Circuits v.33 no.3 Low-Power Viterbi Decoder for CDMA Mobil Terminals I.Kang;A.N.Willson,Jr
  5. IEEE. Trans. on COMM v.41 no.2 Quantization Loss in Convolutional Decoding I.M.Onyszchuk;K.M.Cheung;O.Collins
  6. IEEE Trans. On Comm v.37 no.11 An Alternative to Metric Rescaling in Viterbi Decoders A.P.Hekstra
  7. IEEE Trans. Comm. v.40 no.3 A VLSI Design for a Trace-Back Viterbi Decoder T.K.Truong;M.T.Shih;I.S.Reed;E.H.Satorius
  8. IEEE Trans. Comm v.41 no.3 Architectural Tradeoffs for Survivor Sequence Memory Management in Viterbi Decoders Gennady Feygin;P.G.Gulak
  9. IEEE Trans. on Comm. Truncation Error Probability in Virterbi Decoding F.Hemmati;D.Costello